第五章锁存器和触发器lhc.

第5章锁存器和触发器5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能教学基本要求：1、掌握锁存器、触发器的电路结构和工作原理；2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能；3、正确理解锁存器、触发器的动态特性。时序逻辑电路:概述锁存器和触发器是构成时序逻辑电路的基本逻辑单元。结构特征：由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。5.1双稳态存储单元电路5.1.1双稳态的概念5.1.2双稳态存储单元电路5.1.1双稳态的概念稳态0稳态1介稳态1QQ1G1G21QQ1G1G2反馈5.1.2双稳态存储单元电路Q端的状态定义为电路输出状态。电路有两个互补的输出端1.电路结构2、逻辑状态分析——电路具有记忆1位二进制数据的功能如Q=1：如Q=0：11QQG1G2VO1VO2VI1VI21001111QQG1G2VO1VO2VI1VI2011003.模拟特性分析11QQG1G2VO1VO2VI1VI2I1=O2O1=I20稳态点(Q=1)稳态点(Q=0)介稳态点υI1(=υO2)υO1(=υI2)abcdeG1G2图中两个非门的传输特性5.2.1SR锁存器5.2锁存器5.2.1D锁存器5.2.1SR锁存器5.2锁存器≥1QQRG1G2≥1S+VDDT4T2T6T5T1T3QQSR或非门G1或非门G21.基本SR锁存器现态：R、S信号作用前Q端的状态，现态用Qn表示；次态：R、S信号作用后Q端的状态，次态用Qn+1表示。锁存器的状态:1.正常态：10QQ01QQ或00QQ11QQ2.非正常态：0态1态Ф（不定状态、非法状态）工作原理:R=0、S=0状态不变(保持)00若现态Qn=1101≥1QQRG1G2≥1S0若现态Qn=001000≥1QQRG1G2≥1S1无论现态Qn为0或1，锁存器的次态为1态。信号消失后新的状态将被记忆下来。R=0、S=1置1(置位)S≥1QQ≥1RG1G201若现态Qn=11010S≥1QQ≥1RG1G2若现态Qn=001010010无论现态Qn为0或1，锁存器的次态为0态。信号消失后新的状态将被记忆下来。若现态Qn=0S≥1QQ≥1RG1G2100101R=1、S=0置0(复位)S≥1QQ≥1RG1G210若现态Qn=1100001S≥1QQ≥1RG1G21100S=1、R=1无论现态Qn为0或1，触发器的次态、都为0。nQnQ状态不确定约束条件:SR=0当S、R同时回到0时，由于两个或非门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。触发器的输出既不是0态，也不是1态。QQ已知输入S、R波形图，试画出Q、Q波形图，设SR锁存器的初态为0。当SR锁存器输入端同时加1时，Q和Q都变成了0。当S、R同时由1变成0时，触发器的输出将会出现0→1→0…的反复切换(假设两个或非门的延迟时间相同)。0011110100SRRS00已知输入R、S波形图，试画出、波形图，设SR锁存器的初态为0。QQQQ010010000100例：解：例：画工作波形(假设初态为0)。SRQQ置1置0思考题：假设初态为1时波形又如何画？解：≥1≥1QQRS用与非门构成的基本SR锁存器SQQRRSc.国标逻辑符号a.电路图b.功能表RSQ110010100101不变11不变Q约束条件:S·R=01SRSR例：运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。RvOt0t1vOt0t1t+5V+5V100kAB≥1≥1Q1274HCT00RS100kS+5V+5VRSQBAB解：2.逻辑门控SR锁存器RES&&≥1≥1G3G1G2G4Q4Q3QQ电路结构1RC11SQQESR国标逻辑符号基本SR锁存器使能信号控制门电路RES&&≥1≥1G3G1G2G4Q4Q3QQ工作原理S=0，R=0：Qn+1=QnS=1，R=0：Qn+1=1S=0，R=1：Qn+1=0S=1，R=1：Qn+1=ФE=1：E=0：状态可以发生变化：状态不变！Q3=SQ4=R现态次态基本SR锁存器!ESRQ3Q4QQ1234的波形。逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示，锁存器的原始状态(初态)为Q=0，试画出Q3、Q4、Q和QRES&&≥1≥1G3G1G2G4Q4Q3QQ例：解：5.2.2D锁存器1.逻辑门控D锁存器1DC1QQED国标逻辑符号RED&&≥1≥1G3G1G2G4Q4Q3QQS1G5逻辑电路图RED&&≥1≥1G3G1G2G4Q4Q3QQS1G5=DS=0R=1D=0Q=0D=1Q=1E=0:不变E=1:=DS=1R=0D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ逻辑功能Qn+1=D2.传输门控D锁存器11TG2TG111G1G2G4G3ECQQCCCDCC11G1TG2G2QQTG1D11G1TG2G2QQTG1DE=0时：(b)E=1时：(a)电路结构TG2导通，TG1断开TG1导通，TG2断开Q=DQ不变11TGTG11G1TG2G2G4G3ECQQCCCTG1DCC(c)工作波形DEQQ3.D锁存器的动态特性定时图:表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。DQtSUtHtWTpLHETpHLD对E下降沿最少时间提前量脉冲宽度E下降后D高电平需保持的最少时间tH：保持时间tSU：建立时间tW：脉冲宽度tpLH和tpHL：传输延迟时间74HC/HCT373八D锁存器LE11OE1E1E1EQ1Q7Q0D1D7D01DC1C11……………1DC1C11DC1C14.典型集成电路互补门控信号三态使能控制信号74HC/HCT373的功能表OE工作模式输入内部锁存器状态输出LEDnQn使能和读锁存器（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H×××高阻H×××高阻L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。讨论：锁存器有何缺点？为什么要发明触发器？5.2.35.2.5作业：5.3触发器的电路结构和工作原理5.3.1主从触发器5.3.2维持阻塞触发器*5.3.3利用传输延迟的触发器5.3.4触发器的动态特性E锁存器与触发器：CPCP锁存器在E的高(低)电平期间对信号敏感(电平触发)触发器在CP的上升沿(下降沿)对信号敏感(边沿触发)E锁存器与触发器：共同点：具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。不同点：锁存器——对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器——对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。5.3触发器的电路结构和工作原理11TGTGTG2QCCCTG1DC主锁存器11TGTGTG4QQCCCTG3C从锁存器QCP1CCG1G4G3G2主锁存器与从锁存器结构相同：1.电路结构5.3.1主从触发器TG1和TG4工作状态相同；TG2和TG3工作状态相同。时钟控制信号2.由传输门组成的CMOS边沿D触发器工作原理：TG1导通，TG2断开——输入信号D送入主锁存器。TG3断开，TG4导通——从锁存器维持在原来的状态不变。(1)CP=0时:11TGTGTG2QCCCTG1DC主锁存器11TGTGTG4QQCCCTG3C从锁存器QG1G4G3G2C=1，C=0，Q跟随D端的状态变化，使Q=D。CP1CC(2)CP由0跳变到1:11TGTGTG2QCCCTG1DC主锁存器11TGTGTG4QQCCCTG3C从锁存器QG1G4G3G2C=0，C=1，CP1CC触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号！TG3导通，TG4断开——从锁存器Q的信号送Q端。TG1断开，TG2导通——输入信号D不能送入主锁存器。主锁存器维持原态不变。。≥1TGTGTG2CCCTG1DC≥1TGTGTG4QQCCCTG3C1G31≥1≥1G11111RDSDCP1CCG4G23.典型集成电路74HC/HCT74中D触发器的逻辑图74HC/HCT74的逻辑符号和功能表74HC/HCT74的功能表DSQDSDR1nQLHH*↑HHHLL*↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输出输入DRSC11DRSC22DR1SD1RD1CP1D1Q1Q2SD2RD2CP2D2Q2Q国标逻辑符号具有异步直接置1、直接置0，正边沿触发的D功能触发器置1端置0端CP↑到来时Qn+1=D（特性方程）上升沿触发5.3.2维持阻塞触发器1.电路结构与工作原理置0维持线响应输入D和CP信号根据确定触发器的状态RSG1&CPQ1&G2G3&&&G5Q2Q3SRG4Q4DG6QQ&CP=0：2.工作原理Qn+1=QnD信号进入触发器,为状态刷新作好准备。Q1=DQ4=DD信号存于Q4011DDG1&CPQ1&G2G3&&&G5Q2Q3SRQ4DG6QQ&当CP由0跳变为1：DQn1110DG11&CPQ1&G2G33&&&G5Q2Q3SRG4Q4DG6QQ&在CP脉冲的上升沿，触发器按此前的D信号刷新。1DD1101110001110CP上升沿时：若D=0,则Q=0置1阻塞线，置0维持线10当CP由0跳变为1：DQn1在CP脉冲的上升沿，触发器按此前的D信号刷新。G11&CPQ1&G2G33&&&G5Q2Q3SRG4Q4DG6QQ&011111101001110001100CP上升沿时：若D=1,则Q=1置0阻塞线置1维持线当CP=1（略）D信号不影响、的状态，Q的状态不变。RSG1&CPQ1&G2G3&&&G5Q2Q3SRGQ4DGQQ&101置1维持线置0阻塞线1100结论：在CP脉冲的上升沿到来瞬间使触发器的状态变化。此时Qn+1=D，在其他时刻触发器维持原态。3.典型集成电路—74LS74&CP&&&&DQQ&SDRDSC11DRSDRDCPDQQa.电路图b.逻辑符号DSQDSDR1nQLHH*↑HHHLL*↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输出输入DR74LS74功能表特性方程：Qn+1=D（CP↑到来时）讨论：D触发器的特性方程中没有出现Qn，它是时序电路吗？QQ例：一上升沿触发的D触发器，设初态为1，试在给定CP、D下，画出Q和Q波形。CPD解：思考题：画工作波形时为何要假设初态？初态不同对波形有何影响？5.3.3利用传输延迟的JK触发器&≥1&QG11JCPQ1JC1Q1K&≥1&KG12G13G23G22G21G3G4QRS（G3、G4的传输延迟时间大于SR锁存器的翻转时间！）两个与或非门的输入输出端交叉连接，构成基本SR锁存器。1.电路结构和逻辑符号电路结构逻辑符号2.工作原理（1）当CP=0时，触发器维持原状态不变。&≥1&G11JCPQ&≥1&KG12G13G23G22G21G3G4QRSCP=0时，门G3、G4、G12、G22全部被封锁。&&QSRQ=1=1不管J、K如何变化，触发器维持原状态不变。01100（2）CP=1时，触发器维持与CP=0时相同的状态。&≥1&G11JCPQ&≥1&KG12G13G23G22G21G3G4QRSnnnQQSQCPQnnnQQRQCPQ（3）CP由1变0时，触发器接收J、K信号翻转。&≥1&G11JCPQ&≥1&KG12G13G23G22G21G3G4QRS&&QQnQJSnQKRnnnnnnnnQQKQJQKQQJQRSQ)(1nnnnnnQKQJQQQKQJ3.JK触发器74F112的逻辑功能输入输出输入输出JKJKn+1n+101×××1011↓0*0*nn10×××0111↓0*1*0100×××1111↓1*0*1011↓1*1*