第八章模拟单元与变换电路

第八章模拟单元与变换电路在VLSI中的模拟集成电路单元主要用于处理连续的小信号，它要求电路的每一个组成单元必须是精确的，因此，模拟集成电路的设计较之数字逻辑的设计是比较困难的。在VLSI技术中所设计和应用的模拟集成电路应与主流技术相融合，应以MOS模拟集成电路为主要的设计对象。在本章中的模拟集成电路设计将主要讨论MOS电路技术。8.1模拟集成电路中的基本元件电阻、电容和晶体管是模拟集成电路的主要积木单元，MOS晶体管在第二章中已作了介绍，这里将主要讨论电阻和电容的设计。我们还将考虑一些分布参数对元件性能的影响。8.1.1电阻电阻是基本的无源元件，在集成工艺技术中有多种设计与制造电阻的方法，根据阻值和精度的需要可以选择不同的电阻结构和形状。1.掺杂半导体电阻○1扩散电阻所谓扩散电阻是指采用热扩散掺杂的方式构造而成的电阻。这是最常用的电阻之一，工艺简单且兼容性好，缺点是精度稍差。制造扩散电阻的掺杂可以是工艺中的任何热扩散掺杂过程，可以掺N型杂质，也可以是P型杂质，还可以是结构性的扩散电阻，例如在两层掺杂区之间的中间掺杂层，典型的结构是N-P-N结构中的P型区，这种电阻又称为沟道电阻。当然，应该选择易于控制浓度误差的杂质层做电阻，保证扩散电阻的精度。图8.1是一个扩散电阻的结构示意图。图8.1扩散电阻结构示意图○2离子注入电阻同样是掺杂工艺，由于离子注入工艺可以精确地控制掺杂浓度和注入的深度，并且横向扩散小，因此，采用离子注入方式形成的电阻的阻值容易控制，精度较高。离子注入的电阻结构如图8.2所示。图8.2离子注入形成的电阻结构○3掺杂半导体电阻的几何图形设计电阻的几何图形设计包括两个主要方面：几何形状的设计和尺寸的设计。（a）形状设计与考虑图8.1和图8.2给出的只是一个简单的电阻图形，实际的电阻图形形式是多种多样的，图8.3给出了一些常用的扩散电阻的版图形式。图8.3常用的扩散电阻图形从图中可以看出有的电阻条宽，如（b）、（d）、（e）图结构，有的电阻条窄，如（a）、（b）图结构，有的是直条形状的电阻，如（a）、（b）图所示，有的是折弯形状的电阻，如（c）~（e）所示，有的是连续的扩散图形，如（a）~（d）图结构，有的是用若干直条电阻由金属条串联而成，如（e）图所示。那么，在设计中根据什么来选择电阻的形状呢？一个基本的依据是：一般电阻采用窄条结构，精度要求高的采用宽条结构；小电阻采用直条形，大电阻采用折弯形。因为在电阻的制作过程中，由于加工所引起的误差，如扩散过程中的横向扩散、制版和光刻过程中的图形宽度误差等，都会使电阻的实际尺寸偏离设计尺寸，导致电阻值的误差。电阻条的宽度W越宽，相对误差WW的越小，反之则越大。与宽度相比，长度的相对误差则可忽略。因此，对于有精度要求的电阻，要选择合适的宽度。因为在光刻工艺加工过程中过于细长的条状图形容易引起变形，同时考虑到版图布局等因素，对于高阻值的电阻通常采用折弯形的几何图形结构。（b）电阻图形尺寸的计算根据具体电路中对电阻大小的要求，可以非常方便的进行设计，所需的参数是工艺提供的各掺杂区的方块电阻值，一旦选中了掺杂区的类型，可以依据下式计算。WLRR□（8.1）其中，R□是掺杂半导体薄层的方块电阻，L是电阻条的长度，W是电阻条的宽度，L/W是电阻所对应的图形的方块数。因此，只要知道掺杂区的方块电阻，然后根据所需电阻的大小计算出需要多少方块，再根据精度要求确定电阻条的宽度，就能够得到电阻条的长度。这样的计算实际上是很粗糙的，因为在计算中并没有考虑电阻的形状对实际电阻值的影响，在实际的设计中将根据具体的图形形状对计算加以修正，通常的修正包括端头修正和拐角修正。（c）端头和拐角修正因为电子总是从电阻最小的地方流动，因此，从引线孔流入的电流，绝大部分是从引线孔正对着电阻条的一边流入的，从引线孔侧面和背面流入的电流极少，因此，在计算端头处的电阻值时需要引入一些修正，称之为端头修正。端头修正常采用经验数据，以端头修正因子k1表示整个端头对总电阻方块数的贡献。例如k1=0.5，表示整个端头对总电阻的贡献相当于0.5方。图8.4给出了不同电阻条宽和端头形状的修正因子经验数据，图中的虚线是端头的内边界，它的尺寸通常为几何设计规则中扩散区对孔的覆盖数值。对于大电阻L》W情况，端头对电阻的贡献可以忽略不计。对于折弯形状的电阻，通常每一直条的宽度都是相同的，在拐角处是一个正方形，但这个正方形不能作为一个电阻方来计算，这是因为在拐角处的电流密度是不均匀的，靠近内角处的电流密度大，靠近外角处的电流密度小。经验数据表明，拐角对电阻的贡献只有0.5方，即拐角修正因子k2=0.5。图8.4不同电阻条宽和端头形状的端头修正因子当采用图8.3中（e）图结构时，由于不存在拐角并且电阻条比较宽，所以这种结构的电阻精度比较高。但缺点是这种电阻占用的面积比较大，会产生比较大的分布参数。○4衬底电位与分布电容制作电阻的衬底是和电阻材料掺杂类型相反的半导体，即如果电阻是P型半导体，衬底就是N型半导体，反之亦然。这样，电阻区和衬底就构成了一个PN结，为防止这个PN结导通，衬底必须接一定的电位。要求不论电阻的哪个端头和任何的工作条件，都要保证PN结不能处于正偏状态。通常将P型衬底接电路中最低电位，N型衬底接最高电位，这样，最坏工作情况是电阻只有一端处于零偏置，其余点都处于反偏置。也正是因为这个PN结的存在，又导致了掺杂半导体电阻的另一个寄生效应：寄生电容。任何的PN结都存在结电容，电阻的衬底又通常都是处于交流零电位，使得电阻对交流地存在旁路电容。如果将电阻的一端接地，并假设寄生电容沿电阻均匀分布，则电阻幅模的-3db带宽近似的为：203131LCRRCf□（8.2）其中，R□是电阻区的掺杂层方块电阻，C0是单位面积电容，L是电阻的长度。2.薄膜电阻除了利用掺杂区构造电阻外，还可以利用多种薄膜材料制作电阻。主要的薄膜电阻有多晶硅薄膜电阻和合金薄膜电阻。○1多晶硅薄膜电阻掺杂多晶硅薄膜也是一个很好的电阻材料，由于它是生长在二氧化硅层之上，因此，不存在对衬底的漏电问题，当然也不必考虑它的端头电位问题，因为它不存在对衬底的导通。它仍然存在寄生电容，但其性质与PN结电容不同。如果将它做在场氧化层之上，则可大大地降低分布电容。多晶硅薄膜电阻的几何图形设计与电阻值的计算与上面介绍的掺杂电阻相同，只不过它的R□是多晶硅薄膜的方块电阻。○2合金薄膜电阻合金薄膜电阻是采用一些合金材料沉积在二氧化硅表面上，通过光刻形成电阻条。常用的合金材料有：Ta，方块电阻：10~10000Ω/□；Ni-Cr，方块电阻：40~400Ω/□；SnO2，方块电阻：80~4000Ω/□；CrSiO，方块电阻：30~2500Ω/□。合金薄膜电阻通过修正可以使其绝对值公差达到1%~0.01%的精度。主要的修正方法有氧化、退火和激光修正。3.有源电阻所谓有源电阻是指采用晶体管进行适当的连接并使其工作在一定的状态，利用它的直流和交流导通电阻作为电路中的电阻元件使用。双极型晶体管和MOS晶体管均可担当有源电阻，在这里将只讨论MOS器件作为有源电阻的情况，双极型器件作为有源电阻的原理类似。在第二章中，我们曾介绍了MOS晶体管的平方律转移曲线，将MOS晶体管的栅和漏短接，使导通的MOS晶体管始终工作在饱和区。有多种有源电阻的结构，图8.5只给出了增强型NMOS和PMOS有源电阻的器件接法和电流-电压特性曲线。在这种应用中应将NMOS的源接较低的电位，NMOS管的电流从漏端流入，从源端流出；将PMOS的漏接较低的电位，电流从源端流入，从漏端流出。从这每个MOS晶体管我们可以得到两种电阻：直流电阻和交流电阻。NMOS的直流电阻所对应的工作电流是I，源漏电压是V，直流电阻22TNoxnoxVVonVVVWLtRGS（8.3）而交流电阻是曲线在工作点O处的切线。因为VDS=VGS，所以，)(11TNoxnoxmVVDSGSVVDSDSdsVVWLtgIVIVrGSGS（8.4）即交流电阻等于工作点为V的饱和区跨导的倒数。显然，这个电阻是一个非线性电阻，但因为一般交流信号的幅度较小，因此，这个有源电阻在模拟集成电路中的误差并不大。图8.5MOS有源电阻及其I-V曲线对于PMOS有源电阻，也有类似的结果。从上述的分析和曲线可以看出，饱和接法的MOS器件的直流电阻在一定的范围内比交流电阻大。在许多的电路设计中正是利用了这样结构的有源电阻所具有的交、直流电阻不一样的特性，来实现电路的需要。利用MOS的工作区域和特点，我们也能够得到具有直流电阻小于交流电阻的特性。从图8.6所示的MOS晶体管伏-安特性可知，工作在O点的NMOS晶体管具有直流电阻小于交流电阻的特点。图8.6饱和区的NMOS有源电阻示意图对于理想情况，O点的交流电阻应为无穷大，实际上因为沟道长度调制效应，交流电阻为一个有限值，但远大于其直流电阻。这样，我们得到了两种有用的有源电阻。通过对MOS器件适当的连接和偏置，可以获得所需的有源电阻。有源电阻在模拟集成电路中得到广泛应用，后面将介绍这些电阻在电路设计中的应用。8.1.2电容在模拟集成电路中，电容也是一个重要的元件。在双极型模拟集成电路中，集成电容器运用的较少。在MOS集成电路中，由于工艺上制造集成电容相对比较容易，并且容易与MOS器件相匹配，故集成电容用的较多。在MOS模拟集成电路中的电容大多采用MOS结构或其相似结构。1.以N+硅作为下极板的MOS电容器在MOS模拟集成电路中广泛使用的MOS电容器结构是：以金属或重掺杂的多晶硅作为电容的上极板，二氧化硅为介质，重掺杂扩散区为下极板。以金属作为上极板得MOS电容器结构如图8.7。图8.7金属上极板MOS电容器结构图8.8多晶硅上极板MOS电容器结构图8.8是以多晶硅作为电容上极板的结构。这两种结构的MOS电容器都是以重掺杂的N型硅作为下极板，与电阻的衬底情况相似，这里的P型硅衬底也必须接一定的电位，以保证N+和P衬底构成的PN结保持反偏。当这个PN结处于反偏后，MOS电容器可被认为是无极性电容器。但是应该看到这种电容器仍然存在PN结寄生电容。2.以多晶硅作为下极板的MOS电容器以多晶硅作为电容器下极板所构造的MOS电容器是无极性电容器。这种电容器通常位于场区，多晶硅下极板与衬底之间的寄生电容比较小。图8.9给出了两种以多晶硅作为下极板的电容器的结构。图8.9以多晶硅为下极板的MOS电容器结构其中，（a）图是以金属作为电容器的上极板的结构，（b）图是以多晶硅作为上极板的电容器结构。以上介绍的四种MOS电容器的电容量的大小除了和电容器的面积有关外，还直接与单位面积的电容即两个极板之间的氧化层的厚度有关。可以用下式计算：oxSiOt20（8.5）真空电容率0=8.85×10-14F·cm-1，2SiO是二氧化硅的相对介电常数，约等于3.9，两者乘积为3.45×10-13F·㎝-1，如果极板间氧化层的厚度为80nm（0.08m），可以算出单位面积电容量为4.3×10-42mpF，也就是说，一个1万平方微米面积的电容器的电容只有4.3pF。3.电容的放大——密勒效应对于跨接在一个放大器输入和输出端之间的电容，因为密勒效应将使等效的输入电容放大。图8.10说明了这种效应。假设电容C0跨接在具有电压增益Av的倒相放大器输入和输出端，则：)1(1)(10000AvjwCvjwCvAvvjwCvviiiii（8.6）等效的输入阻抗就等于：0)1(1CAvjwivi（8.7）也就是说，等效的输入电容被放大了1+Av倍。在实际的电路设计中常利用这种效应来减小版图上的电容尺寸。8.2基本偏置电路模拟集成电路中的基本偏置包括电流偏置和电压偏置。电流偏置提供了电路中相关支路的静态工作电流，电压偏置则提供了相关节点与地之间的静态工作电压。各偏置的作用是使MOS晶体管及其电路处于正常的工作状态，在通常情况下，大部分的MOS模拟集成电路中的MOS晶体管，不论是工作管，还是负载管都工