第1页共1页东北农业大学网络教育学院计算机原理与体系结构作业题参考答案习题1参考答案一、选择题BCCBBDCBAA二、填空题1.地址译码器2.控制3.启动和停止4.指令周期5.并串行三、简答题1.在32位微处理器和微型机中,为了加快运行速度,普遍在CPU与常规主存储器之间增设了一级或两级高速小容量存储器,称之为高速缓冲存储器(Cache),高速缓冲存储器的存取速度比主存储器要快一个数量级,大体与CPU的处理速度相当.有了它以后,CPU在对一条指讼或一个操作数寻址时,首先要看所需数据是否在高速缓存器中.若在,就立即送给CPU;否则,就要作一常规的存储器访问,同时将所取的指令和数复制到高速缓存器中.前者称为命中”,后者称为未命中.2.CPU是组成微机系统的核心部件,其功能如下:1)算术和逻辑运算2)暂存数据3)实现程序控制,即可取指令,对指令寄存,译码分析并执行指令所规定的操作,还能提供整个系统所需的定时和控制信号.3.参见教材107页4.参见教材103,106页5.常用存储器片选控制方法有3种,分别是线选法,全译码法,局部译码法.线选法的优点是连线简单,缺点是地址空间利用率低;全译码法不浪费地址空间,但需译码电路;局部译码介于前二者之间.当存储容量要求大于系统地址线所能寻址的最大范围,或者几个微处理器需要共享某一存储区域时,则采用扩充寻址法.四、计算题1.(1)(X-Y)补=X补-Y补=0100000-00011000=00101000X-Y=+0101000(2)(X-Y)补=X补-Y补=10010011-10101010=11101001X-Y=-00101112.参见教材39页3.参见教材35页4.参见教材65页5.在三地址指令中三个地址字段占3×3=9位。剩下12-9=3位作为操作码,四条指令的操作码分别为000、001、010、011。在单地址指令中,操作码可以扩展到12-3=9位,其中前3位的代码是上述四个操作码以外的4个编码,即首位为1。编码范围是1xxxxxxxx。共有28=256个编码,取其前254个,100000000~111111101。剩下2个作为扩展用。对于零地址指令,全部12位指令代码都是操作码,其中前9位剩下2个编码与后3位的8个编码正操作码操作码111111101000~111111111111零地址指令100000000~111111101000~011单地址指令三地址指令地址码1操作码地址码1地址码2地址码3第2页共1页好构成16个操作码。三种指令的编码结果:五、设计题略习题2参考答案六、选择题DCCDBBCCAB七、名词解释1.指令周期:CPU从主存取出一条指令并执行该指令的时间2.存储周期:存储器进行连续读和写操作所允许的最短时间间隔3.机器周期:参见教材4.EPROM:参见教材5.微程序:参见教材八、简答题1.CPU主要有以下四方面的功能:(1)指令控制程序的顺序控制,称为指令控制。(2)操作控制CPU管理并产生由内存取出的每条指令的操作信号,把各种操作信号送往相应部件,从而控制这些部件按指令的要求进行动作。(3)时间控制对各种操作实施时间上的控制,称为时间控制。(4)数据加工对数据进行算术运算和逻辑运算处理,完成数据的加工处理。2.通道是具有特殊功能的处理器,它有自己的指令和程序专门负责数据输入输出的传输控制。在采用通道方式的计算机中,CPU将传输控制的权利交给通道,而CPU本身只负责数据处理。这样通道与CPU分时使用内存,实现了CPU内部运算与外设输入输出数据之间的真正并行工作。根据多台设备共享通道的不同情况,一般可将通道分为如下三种:(1)字节多路通道。(2)选择通道。(3)数组多路通道。3.静态RAM:构成RAM的记忆元件是触发器,用触发器存储“0”“1”信息,因此在使用中,只要不掉电,存储信息可永久保存;内部电路复杂,集成度低,速度高但价格高,属非破坏性读出存储器。由于不要动态刷新电路,故用静态RAM构成存储器时,外围电路简单,常用于存储容量不大的存储器。动态RAM:构成RAM的记忆元件是电容,用电容存储电荷与否来存储“0”“1”信息,故要定时刷新来动态地存储“0”“1”信息。属破坏性读出存储器,内部电路简单,集成度高但价格低,速度比静态RAM低,用它来构成存储器时,外围电路复杂,常用于构成大容量的主存。4.二级存储体系是计算机系统中最简单的存储体系,它是利用软、硬件控制将主存与辅存有机地组成一个整体。在二级存储体系中,主存是与计算机各部件进行数据交换的主要设备,辅存作为主存的后援系统用来弥补主存容量不足的缺陷。辅存中存放的是暂时不用的和主存中容纳不下的程序和数据。辅存中的信息不能被CPU直接访问,必须通过调入主存中才能被计算机的其他部件使用。一般有两种途径允许CPU运行辅存中存放的程序:一是当主存能够容纳下整个程序及所需数据时,将要使用的程序从辅存调入主存之中,然后由CPU控制运行;二是当主存容量不能容纳整个程序时,由程序员或将程序分成与主存大小相匹配的几段,由程序员按需要控制各段程序的运行顺序,在执行时依次调入主存运行。在二级存储体系中,主存是直接为CPU提供现行程序和数据的存储器,它必须拥有与CPU相近的工作速度,才能保证整个计算机系统运算速度的提高,它的容量在保证计算机正常运行的情况下尽可能大。辅存做为主存的后备系统,必须具有容量大、价格低的特点。九、计算题1.参见教材53-62页2.参见教材36第3页共1页3.参见教材654.1562864k=21616+8=24所以指令字需取多少才能直接寻访64K(K=l024)个存储单元十、设计题略习题3参考答案十一、选择题DBBDAABAAD二、填空题1.17.B2.163.时钟4.微操作5.串联并联十二、简答题1.(1)数据缓冲,使主机与外围设备速度匹配。(2)数据格式转换。(3)提供外围设备和接口的状态供CPU读取,以便了解外围设备的工作情况。(4)实现主机与外围设备的通信联络。2.(1)程序直接控制方式优点:硬设备接口少,控制简单。缺点:并行性差,效率低;无法处理错误或异常事件。(2)中断方式优点:CPU与I/O设备并行工作,提高了效率;可处理异常事件,提高了机器的可靠性。多台外设可并行工作。缺点:控制相应复杂一些,不能处理高速数据块的传送。3.中断处理过程如下:(1)设备提出中断请求(2)当一条指令执行结束时CPU响应中断(3)CPU设置“中断屏蔽”标志,不再响应其它中断请求(4)保存程序断点(PC)(5)硬件识别中断源(转移到中断服务子程序入口地址)(6)用软件方法保存CPU现场(7)为设备服务(8)恢复CPU现场(9)“中断屏蔽”标志复位,以便接收其它设备中断请求(10)返回主程序4.分布式仲裁是以优先级仲裁策略为基础的仲裁方式。它不需要中央仲裁器,每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时,把它们唯一的仲裁号发送到共享的仲裁总线上,每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大,则它的总线请求不予响应,并撤销它的仲裁号。最后,获胜者的仲裁号保留在仲裁总线上。5.图如下:第4页共1页四、计算题1.移码采用双符号位,尾数补码采用单符号位,则有[Mx]补=0.0110011,[My]补=1.0001110,[Ey]补=11011,[Ey]补=00011,[Ex]补=00011,(1)求阶码和[Ex+Ey]移=[Ex]移+[Ey]补=00011+00011=00110,值为移码形式-2(2)尾数乘法运算可采用补码阵列乘法器实现,即有[Mx]补×[My]补=[0.0110011]补×[1.0001110]补=[1.0011001,10010010]补(3)规格化处理乘积的尾数符号位与最高数值位符号相反,已是规格化的数,不需要左规,阶码仍为00110。(4)舍入处理尾数为负数,且是双倍字长的乘积,按舍入规则,尾数低位部分的前4位为1001,应作“入”,故尾数为1.0011010。最终相乘结果为[x×y]浮=00110,1.0011010;其真值为x×y=2-2×(-0.1100110)2.设余三码编码的两个运算数为Xi和Yi,第一次用二进制加法求和运算的和数为S'i,进位为C'i+1;校正后所得的余三码和数为Si,进位为Ci+1,则有:Xi=Xi3Xi2Xi1Xi0Yi=Yi3Yi2Yi1Yi0S'i=S'i3S'i2S'i1S'i0当C'i+1=1时,Si=S'i+0011第5页共1页并产生Ci+1当C'i+1=0时,Si=S'i+1101根据以上分析,可画出余三码编码的十进制加法器单元电路如图A5.3所示。Si3Si2Si1Si0Ci+1十进校正Cn°S'i3S'i2S'i1+3V°S'i0C'i+1二进加法Xi3Yi3Xi2Yi2Xi1Yi1Xi0Yi0五、设计题略习题4参考答案十三、选择题BCCCBCBDDC二、填空题1.17.BH。2.指令周期3.IN指令。4.控制5.16。三、简答题1.主存储器的性能指标主要是存储容量、存取时间、存储周期、存储器带宽。存储容量:一个存储器中可以容纳的存储单元总数。存取时间:又称存储器访问时间,是指从启动一次存储器操作到完成该操作所经历的时间。存储周期:是指连续启动两次独立的存储操作(如连续两次读操作)所需间隔的最小时间。存储器带宽:在单位时间中主存传输数据的速率。2.指令,即指机器指令。每一条指令可以完成一个独立的算术运算或逻辑运算操作。控制部件通过控制线向执行部件发出各种控制命令,通常把这种控制命令叫做微命令,而一组实现一定操作功能的微命令的组合,构成一条微指令。许多条微指令组成的序列构成了微程序,微程序则完成对指令的解释执行。3.分为五个阶段:请求总线、总线仲裁、寻址(目的地址)、信息传送、状态返回(或错误报告)。4.外围设备的I/O控制方式分类及特点:(1)程序查询方式:CPU的操作和外围设备的操作能够同步,而且硬件结构比较简单(2)程序中断方式:一般适用于随机出现的服务,且一旦提出要求应立即进行,节省了CPU的时间,但硬件结构相对复杂一些。(3)直接内存访问(DMA)方式:数据传输速度很高,传输速率仅受内存访问时间的限制。需更多硬件,适用于内存和高速外设之间大批交换数据的场合。(4)通道方式:可以实现对外设的统一管理和外设与内存之间的数据传送,大大提高了CPU的工作效率。(5)外围处理机方式:通道方式的进一步发展,基本上独立于主机工作,结果更接近一般处理机。5.RISC是精简指令系统计算机,它有以下特点:(1)选取使用频率最高的一些简单指令,以及很有用但不复杂的指令。(2)指令长度固定,指令格式种类少,寻址方式种类少。(3)只有取数/存数指令访问存储器,其余指令的操作都在寄存器之间进行。(4)大部分指令在一个机器周期内完成。FAFAFAFAFAFAFAFA第6页共1页(5)CPU中通用寄存器数量相当多。(6)以硬布线控制为主,不用或少用微指令码控制。(7)一般用高级语言编程,特别重视编译优化工作,以减少程序执行时间。四、计算题1.[M]补=101100.111101(阶符占1位,尾符占2位)[N]补=110100.110101[-N]补=110111.001011(1)对阶,N阶大,阶差=1101-1011=0010∴对[M]补进行两个右规,[M]补=110100.001111(2)尾数加减:[SM+SN]补=[SM]补+[SN]补=00.001111+00.110101=01.000100[SM-SN]补=[SM]补+[-SN]补=00.001111+11.001011=11.011010(3)计算结果[M+N]补=110101.000100=111000.100010∴[M+N]原=101000.100010∴M+N=2010×(+0.100010)[M-N]补=110111.011010[M-N]原=101111.100110∴M-N=2-011×(-0.100110)2.输入数据为[x]原=0110