搜索
计算机硬件系统：冯诺依曼特点：1具备五大功能：数据存储、操作判断与控制、数据处理、数据输入与输出2由运算器、控制器、存储器、输入输出设备组成3数据和程序采用二进制4程序由一条一条指令排列而成，指令由操作码和地址码两部分组成。计算机软件系统：计算机软件的两大类：系统软件、应用软件计算机的工作过程：1把程序和数据装入到主存储器中。2从程序的起始地址运行程序。3用程序的首地址从存储器中取出第一条指令，经过译码，执行，得到下一条指令地址。取指令：PC---MAR---M---MDR---IR分析指令：OP---CU执行指令：Ad–MAR---M---MDR---ACC（PC）+1----PC计算机系统的分类：佛林分类：单指令单数据流、单指令多数据流、多指令单数据流、多指令多数据流计算机分类：小型机、微型机、中型机、大型机存储器运算器输出设备控制器输入设备运算器控制器CPU基本组成计算机性能指标：计算机系统的性能评价指标：系统软件配置、吞吐率、响应时间、辅助存储器容量、外围设备的配置、可扩缩性。机器字长、数据通路带宽、主存储器容量、处理速度、主频、存储器周期、软件配置、软件兼容性、吞吐率与利用率、可靠性、可维护性、可用性（CPU执行时间=CPU时钟周期/CPU时钟频率）（CPI=一个程序的CPU时钟周期数/该程序的指令条数）（MIPS=所执行的指令数/（程序执行时间X10^6）=时钟频率/（CPIx10^6））CPU性能：响应时间、CPU时间（总时钟周期/时钟频率、总时钟周期数x时钟周期长度）计算机的特点：1能在程序的控制下自动连续地工作2运算速度快、计算精度高3存储容量大4具有逻辑判断功能5自动化程度高，通用性强定点数：最高位0为正数、最高位1为负数浮点数：阶符|阶码|数符|小数位校验码：奇偶校验码（发现一位错误）、海明校验码（发现2位错误纠正1位错误）存储器分类：介质分类：磁芯、导体、磁表面、光存储方式分类：随机读写（RAM）、只读存储器（ROM）、顺序存储器（DAM）、直接存储器（DAM）。（RAM分为：静态（SRAM）和动态（DRAM））作用分类：主存储器、辅助存储器、Cache、控制存储器名称简称用途特点CPU内部寄存器Reg正在运行所需要的数据存储速度快，存储容量为字长高速缓冲存储器Cache高速存取指令\数据速度快、容量小主存储器主存存放运行的程序和数据速度较快、容量不大外存储器外存存放系统程序和大型数据文件容量大、单位存储成本低只读存储器：ROM优点：结构简单、非易失性ROM分类：掩模式MPROM（信息固定可靠性高）、可编程EPROM、可擦写EPROM主存储器：主存储器的技术指标：存储容量（=存储单元数X存储字长/8）、存取速度、存储周期、带宽主存储器容量扩展：位扩展（每片Flash给出1位组成一个字节）、字扩展。存储器与CPU连接：地址线连接、数据线连接、片选线连接MAR的位数取决于主存地址空间的大小，与主存的实际大小无关Cache：（用在主存和CPU两个不同工作速度的部件之间，在交换信息过程中起到缓冲作用）预取策略：按需预取、恒预取、不命中时预取映射：直接映射、全相连映射、组相联映射替换算法：新进先出法、近期最少使用算法、优化替换算法、随机替换算法指令：指令系统的基本原则：完备性、有效性、规整性、兼容性指令信息：操作码、操作地址数、操作结果存放地址、下一条指令的地址指令格式：零地址（OP）、一地址（OP|A）、二地址（OP|A|A）…（三地址包含保存地址）扩展操作码：OP=0~1110为三地址指令、11110000~11111110二地址指令…（每个地址能够有15条指令）精简指令集（RISC）：多为简单指令，指令长度固定，大量寄存器，有利于优化编译程序，可简化硬件设计。复杂指令集（CISC）：指令系统复杂，寻址方式多，指令长度不固定，寄存器少，更多访问主存的指令，指令执行时间相差大，多采用微程序控制器实现，难优化编译。中央处理器：CPU功能：程序控制、操作控制、时间控制、数据加工、中断处理CPU组成部件：指令部件、中断系统、总线接口、内部数据通路、外部数据通路、控制器（取指令----分析指令----执行指令）。控制器组成部件：程序计数器（PC）、指令寄存器（OR）、指令译码器（ID）、操作控制器、时序产生器CPU基本操作种类：在寄存器之间传送数据、在寄存器与存储器或IO之间传送数据、完成算术或逻辑运算。指令流水线：（竖轴为指令执行过程、横轴为时间片）WBI1I2I3I4I5…EXI1I2I3I4I5…IDI1I2I3I4I5………IFI1I2I3I4I5…………指令流水线性能指标：吞吐率、加速比、效率总线：总线功能分类：CPU内部总线、部件内总线、系统总线、外总线总线时序分类：同步、异步总线传输格式分类：串行、并行总线传输信息分类：数据总线、地址总线、控制总线总线结构：单总线结构：CPU、内存、设备适配器共享系统总线双总线结构：CPU、内存、IO设备共享系统总线；CPU与内存独用存储总线三总线结构：IO设备共享IO总线、CPU与内存独享主存总线、主存与设备连接内存存取总线总线主存总线三总线结构DMA总线CPU接口接口接口主存总线存储总线总线性能指标：总线带宽、总线位宽、总线频率、时钟周期、总线周期、指令周期。时序信号：指令周期=4个时钟=1个机器周期=1个时钟周期时序周期：存储周期（数据传输）、[指令、机器、时钟周期（执行指令）]I/OCpu内存题：1、8位定点原码整数10100011B的真值为（B）。A、+0100011BB、-0100011BC、+1011101BD、-1011101B2、若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码为（B）。A、原码B、补码C、反码D、移码3、若x补=0.1101010，则x原=（D）。A、1.0010101B、1.0010110C、0.0010110D、0.11010104、若采用双符号位，则发生正溢的特征是：双符号位为（B）。A、00B、01C、10D、115、原码乘法是（A）。A、先取操作数绝对值相乘，符号位单独处理;B、用原码表示操作数，然后直接相乘;C、被乘数用原码表示，乘数取绝对值，然后相乘;D、乘数用原码表示，被乘数取绝对值，然后相乘6、在微程序控制器中，机器指令与微指令的关系是（B）。A、每条机器指令由一条微指令来执行；B、每条机器指令由一段用微指令编程的微程序来解释执行；C、一段机器指令组成的程序可由一条微指令来执行；D、一条微指令由若干条机器指令组成；7、若存储周期250ns，每次读出16位，则该存储器的数据传送率为（C）。A、4×106字节/秒B、4M字节/秒C、8×106字节/秒D、8M字节/秒8、挂接在总线上的多个部件（B）。A、只能分时向总线发送数据，并只能分时从总线接收数据;B、只能分时向总线发送数据，但可同时从总线接收数据;C、可同时向总线发送数据，并同时从总线接收数据;D、可同时向总线发送数据，但只能分时从总线接收数据;9、主存储器和CPU之间增加高速缓冲存储器的目的是（A）。A、解决CPU和主存之间的速度匹配问题B、扩大主存储器的容量C、扩大CPU中通用寄存器的数量D、既扩大主存容量又扩大CPU通用寄存器数量10．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用（C）。A、堆栈寻址B、立即寻址C、隐含寻址D、间接寻址在冯诺依曼体制中，计算机硬件系统是由输入设备、输出设备、控制器、存储器、运算器等我大部件组成。存储器成为多级存储器，它包含主存、外存、cache3个层次数X的真值-0.6875D，其补码表示为：1.0101B!!!按照微命令的形成方式，可将控制器分为组合逻辑控制器和微程序控制器两种基本类型CPU对信息传送的控制方式主要分为：直接程序传送、程序中断传送方式、DMA传送方式取指令操作受指令操作码控制。每条指令的第一个工作周期一定是取指令。移码表示法主要用于表示浮点数中的阶码。运算器：算术运算，逻辑运算。在主存和CPU之间增加Cache的目的是解决CPU和主存之间速度匹配问题。在指令地址字段中，直接指出操作数本身的寻址方式称为立即寻址。系统总线中地址线的功能用于指定主存和IO设备接口电路的地址。SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。冯诺依曼计算机工作原理：存储程序并按地址顺序执行。指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示。CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（节拍脉冲、T周期）。CPU管理外围设备有五种方式：程序查询、程序中断、直接内存访问（DMA）、通道、外围处理机五种方式。CPU有以下寄存器：指令寄存器（IR）、程序计数器（PC）、地址寄存器（AR）、缓冲寄存器（DR）、通用寄存器（AC）、状态条件寄存器。中断向量地址是中断服务例行程序入口地址的指示器周期挪用方式常用于DMA方式的输入输出中。为了运算器的高速性，采用了先行进位，阵列乘除法，流水线等并行技术措施。