搜索
研究生入学试卷十六答案一.填空题1.A.阶码B.尾数2.A.程序控制B.下一条指令的地址C.操作数的地址3.A.直接表示法B.字段直接译码法C.混合表示法4.A.同步定时B.集中式C.自动配置5.A.外存B.数据通信C.过程控制6.A.选择B.数据多路C.字节多路二．解：对已设计好的加法器，用原变量运算和反变量运算都能得到正确的结果。换句话说，用原变量设计好的加法器，如果将所有的输入变量和输出变量均变反，那么该加法器就能适用于反变量的运算。因为该加法器把逻辑输入信号都反相所产生的功能仍然在这个集合中，这可以用真值表16.1来说明：输入输出AiBiCiAiBiCiSiCi+1SiCi+100000101001110010111011111111010110001101000100000101001100101111101011001101000Si=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+AiCiSi=Ai⊕Bi⊕CiCi+1=AiBi+BiCi+AiCi三．解：(1)浮点乘法规则：N1×N2=(2j1×S1)×(2j2×S2)=2(j1+j2)×(S1×S2)(2)阶码求和j1+j2=0(3)尾数相乘积的符号位=0⊕0=0符号位单独处理1001×101110011001000010010.1100011故N1×N2=20×0.01100011(4)尾数规格化，舍入（尾数4位）故N1×N2=(+0.01100011)2=(+0.1100)2×2(-01)2四．解：顺序存储器和交叉存储器连续读出m=8个字的信息总量都是q=64位×8=512位顺序存储器和交叉存储器连续读出8个字所需的时间分别是t2=mT=8×200ns=1600ns=16×10-7(S)t1=T+(m–1)t=200ns+7×50ns=550ns=5.5×10-7(S)顺序存储器带宽W2=q/t2=512/(16×10-7)=32×107(位/S)交叉存储器带宽W1=q/t1=512/(5.5×10-7)=73×107(位/S)五．解：(1).直接寻址，操作数在有效地址E=D的存储单元中(2).相对寻址(3).变址寻址，操作数在E=(RX)+D的存储单元中(4).寄存器间接寻址，通用寄存器的内容指明操作数在主存中的地址(5).间接寻址，用偏移量做地址访主存得到操作数的地址指示器，再按地址指示器访主存的操作数，因此间接寻址需两次访问主存.(6).基值寻址，操作数在E=(Rb)+D的存储单元中.六．解：节拍脉冲T1，T2，T3的宽度实际上等于时钟脉冲的周期或是它的倍数。由此T1=T3=200ns，T2=400ns,所以主脉冲源的频率应为f=1/T1=5MHZ.为了消除节拍上的毛刺，环形脉冲发生器采用移位寄存器型式。图A16.1画出了题目要求的逻辑电路图与时序信号关系图。根据时序信号关系，T1，T2，T3三个节拍脉冲的逻辑表达式如下：T1=C1·C2T2=C2T3=C1T1用与门实现，T2和T3则用C2的Q端和C1的Q端加非门实现，其目的在于保持信号输出延迟时间的一致性并与环形脉冲发生器隔离。图A16.1七．解：分五个阶段：请求总线，总线仲裁，寻址（目的地址），信息传递，状态送回（或错误报告）。CPU发出读命令信号和存储器地址信号，经一段时延，待信号稳定后，它启动主同步(MSYN)信号，这个信号引发存储器以从同步（SSYN）信号予以响应，并将数据放到数据线上。这个SSYN信号使CPU读数据，然后撤消(MSYN)信号，MSYN信号的撤消由使SSYN信号撤消，最后地址线，数据线上不再有有效信息，于是读数据总线周期结束。如图A16.2所示：读命令地址线地址数据线数据主同步（MSYN）从同步（SSYN）图A16.2八．解：直接内存访问（DMA）方式是一种完全由硬件指令I/O变换的工作方式。DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU,而直接在内存和I/O设备之间进行。三种工作方式：（1）停止CPU访问内存：当外设要求传送一批数据时，由DMA控制器发出一个停止信号给CPU，DMA控制器获得总线控制权后开始进行数据传送。一批数据传送完毕后，DMA控制器统治CPU可以使用内存，并把总线控制权交还给CPU.（2）周期挪用：当I/O设备没有DMA请求时，CPU按程序要求访问内存；一旦I/O设备有DMA请求，则I/O设备挪用一个或几个周期。（3）DMA与CPU交替访内：一个CPU周期可分为２个周期，一个专供DMA控制器访内，另一个专供CPU访内。不需要总线使用权的申请，建立和归还过程。工作方式如图A16.3所示：内存工作时间tCPU控制并CPU不执行程序使用内存DMA控制并DMA不工作DMA不工作使用内存DMA工作（a）停止CPU访问内存内存工作时间tCPU控制并使用内存DMA控制并使用内存（b）周期挪用内存工作时间tCPU控制并使用内存C1C1DMA控制并C2C2使用内存（c）DMA与CPU交替访内图A16.3九．解：（1）在图形方式中，每个屏幕上的像素都由存储器中的存储单元的若干比特指定其颜色。每个像素所占用的内存位数决定于能够用多少种颜色表示一个像素。表示每个像素的颜色数m和每个像素占用的存储器的比特数n之间的关系由下面的公式给出：n=log2m(2)显示缓冲存储器的容量应按照最高灰度（65536色）设计。故容量为640×480×（log265536）/8=614400字节≈615KB（3）因同一时刻每个像素能选择4种颜色中的一种显示，故应分配给每个像素用于存储显示颜色的内存比特为n=log2m=log24=2显示存储器byte0byte1图A16.4图A16.2给出了屏幕显示与显示缓冲存储器之间的一种对应关系。屏幕上水平方向连续的四个像素共同占用一个字节的显示存储器单元。随着地址的递增，像素位置逐渐右移，直至屏幕最右端后，返回下一行扫描线最左端。依此类推，直到屏幕右下角。屏幕上的每一个像素均与显示存储器中的两个比特相对应。本文来自中国信息网,您身边的一站式生活专家！中国信息网中国信息网论坛频道中国信息网分类信息频道中国信息网美女频道····●●●●●●●●●●●●●显示器屏幕