第十一章-CMOS集成电路的IO设计

第十一章CMOS集成电路的I/O设计输入缓冲器输出缓冲器ESD保护电路三态输出CMOS集成电路的I/O设计集成电路芯片通过输入、输出压点与外界联系的，或接收片外的输入信号，或产生输出信号驱动片外的负载；压点上的输入、输出信号则是通过输入、输出缓冲器与外界相连，从而使片内信号与片外信号匹配，且其设计质量会影响系统环境下芯片工作的可靠性。输入缓冲器输入缓冲器的主要作用提供适当的电平转换；提高信号的驱动能力；对片内电路起保护作用；传输门构成的简单输入电路由一由使能信号E控制的传输门加上保护网络等其他部分电路构成。工作原理：▪E=0时，输入信号送至片内电路，实现正相输入；▪E=1时，不接收输入信号，输出为高阻；反相器构成的简单输入电路由CMOS反相器和保护网络构成的基本输入电路；反相器具有电平转换功能并实现反相输入，可实现CMOS逻辑电路接收TTL信号的功能。TTL逻辑的相关电平TTL标准逻辑电平2.4OHVV0.4OLVV0.8OLVV2OHVVTTL最坏情况下的输出信号电平TTL到CMOS逻辑电平的转换(a)TTL到CMOS的电平转换(b)对应的电压转移特性曲线max0.8ILVVmin2IHVV对CMOS而言：“1”“0”电平转换电路的设计实现合理设计CMOS反相输入电路中反相器的P管和N管的比值，可实现TTL驱动到CMOS接收门之间的逻辑电平转换。调节宽长比，使阈值点设置在和的中点；maxILVminIHVminmax1.42IHILitVVVV由CMOS反相器阈值电平及比例因子的定义，则可确定电路尺寸；00()1TNDDTPitVVVVINV0//PoxPPNNoxNCWLKKCWL2//NDDTPitPNitTNPWLVVVWLVV确定电平转换反相器中N、P管的宽长比：电平转换电路的设计举例设，且则：5DDVV0.8TNTPVVV2NP2/11/NDDTPitPNitTNPWLVVVWLVV即：电平转换的输入电路中的N管要做得较大.非反相的输入缓冲电路电平转换反相和驱动工作原理：▪分三级，第一级是保护网络；第二级用一反相器实现电平转换；第三级的反相器实现正相输入和提高驱动.带反馈管的正相输入缓冲电路工作原理：以两级反相器级联的输入电路为基础；在第一级反相器的输出增加一上拉反馈管，其输入为第一级反相器的输出反馈，可改善第一级反相器的输出高电平；在第一级反相器的上拉支路增加一(稳压)二极管，可降低第一级反相器的电源电压，从而降低其阈值电压；DDV1M2MfM3M4MDinVPNA带反馈管的正相输入缓冲电路Vin第二级反相器实现正相输入和提高驱动能力；第一级反相器实现电平转换；当第一级反相器输出为高电平时，电路有静态功耗；施密特触发器一种非双稳的再生电路；在其DC特性上表现出有用的滞环特性：其开关阈值是可变的且取决于信号的翻转方向；有两个逻辑阈值电平；是一种阈值转换电路，主要应用在有噪声的环境中；非反相施密特触发器及VTC曲线（SchmittTrigger）InOutVinVoutVOHVOLVM–VM+滞环电压HVVVVTC斜率很陡峭，输出信号翻转快速；有两条输出特性曲线，有滞后特性，形成滞环；对正向变化和负向变化的信号有不同的开关阈值；Vint0VMVMtVoutt0+tpt施密特触发器的主要用途是：把一个含噪声或缓慢变化的输入信号转变成一个“干净”的数字输出信号；正相CMOSSchmittTriggerMovesswitchingthresholdofthefirstinverterVinM2M1VDDXVoutM4M3M1和M2的尺寸分别为1/0.25和3/0.25；反相器设计为使其开关阈值在Vdd/2附近；基本思想：通过调节反相器的比例因子来改变其阈值电平；设计使不同翻转方向时的比例因子不同；正相CMOS施密特触发器工作原理00inoutVVVinM2M1VDDXVoutM4M3inVoutVoutinVV经两级反相送到，即：则反馈管M4和驱动管M2等效为同一输入；此时M4导通，M3截止；0101inoutVVV则M2和M4等效为同一管子，但导电因子增大了反相器的比例因子增大阈值电压升高为；此时M4截止，M3导通；V下拉网导电因子增大反相器的比例因子减小阈值电压降低为。SchmittTriggerSimulatedVTC2.5VM2VM1Vin(V)Voltage-transfercharacteristicswithhysteresis.2.01.51.00.50.00.00.51.01.52.02.5V-V+此图为M3和M4分别为0.5/0.25、1.5/0.25时的模拟结果；(a)Vx(V)图中显示出该电路的滞环效应；输出由高至低的转换点V-(0.9V)低于Vdd/2，而由低至高的开关阈值V+(1.6V)大于Vdd/2；TheeffectofvaryingtheratioofthePMOSdeviceM4.Thewidthisk*0.5m.m2.5k=2k=3k=4k=1Vin(V)2.01.51.00.50.00.00.51.01.52.02.5通过改变M3和M4的尺寸，可改变M1和M2构成的反相器的阈值转换点；设保持M3的器件宽度，即保持反相器的V-不变；要改变由高至低的翻转，需改变PMOS管M4的尺寸；若M4的器件宽度为k*0.25um,则开关阈值V+随k值的增加而增大。V-V+VinM2M1VDDXVoutM4M3反相CMOSSchmittTriggerVDDVDDOutInM1M5M2XM3M4M6P1P2N2N1P3N3Y以输入、输出线为分界，分成上、下两个完全对称的部分；上部分是PMOS，下部分是NMOS，两部分的性能互补；工作原理（1）Vin=01：当Vin=0时，输出为高电平；将管P3关断，而N3导通；由于：VDDVDDOutInM1M5M2XM3M4M6P1P2N2N1P3N3Y123GSNinGSNinxGSNOUTxVVVVVVVV当时，管N1导通而N2仍截止，此时输出仍为高电平，故N3导通；N1和N3的分压比决定了Vx；inTNVVinV2213NinTNNDDxTNKVVKVVV1DDRTNTNxRVVVVV13NRNKKVDDVDDOutInM1M5M2XM3M4M6P1P2N2N1P3N3Y施密特触发器的正向阈值电平：因较小，管N1工作在饱和区；又因，则管N3也工作在饱和区，故有电流方程：33GNDNDDVVVinTNxVVVV而当，Notes1选择合适的，即可得到所需的正向阈值电压；RILVV用作TTL转换电路的输入级时，只要，输出就是合格的高电平；1DDRTNTNxRVVVVV工作原理（2）Vin=10：当Vin=1时，输出为低电平；将管N3关断，而P3导通；由于：VDDVDDOutInM1M5M2XM3M4M6P1P2N2N1P3N3Y123GSPinDDGSPinyGSPOUTyVVVVVVVVV当时，管P1导通而P2仍截止，此时输出仍为低电平，故P3导通；P1和P3的分压比决定了Vy；inDDTPVVVinV2213PinDDTPPoutyTPKVVVKVVV()1RDDTPTPyRVVVVV13PRPKKVDDVDDOutInM1M5M2XM3M4M6P1P2N2N1P3N3Y施密特触发器的反向阈值电平：因较大，管P1工作在饱和区；又因，则管P3也工作在饱和区，故有电流方程：330GPDPVVinTPyVVVV而当，Notes2选择合适的，即可得到所需的反向阈值电压；用作TTL转换电路的输入级时，只要，输出就是合格的低电平；'RIHVV()1RDDTPTPyRVVVVVCMOSSchmittTrigger的噪容最大输入噪声容限：NHMDDNLMVVVVV1212DDDDVVVVVV用CMOS施密特触发器作输入缓冲器，可提高电路的输入噪容；采用对称设计时，具有对称的正、反向阈值：史密特触发器做输入缓冲器输出缓冲器输出驱动驱动大负载时，输出信号需经过输出缓冲电路以提高其驱动能力；对输出驱动的要求：提供足够大的驱动电流；使缓冲器的总延迟时间最小；CMOS输出缓冲在CMOSIC中，常用多级反相器构成的反相器链作为输出缓冲电路。VinCinCo1CG2Co2CG3CLVout采用反相器级联，且使反相器尺寸逐级增大；通过设计适当的级数及比例，以使总延迟时间最小；级联反相器的优化设计按固定的比例因子逐级增大器件尺寸；1/nLinSCC这样，每级反相器有近似相等的延迟时间，对减小缓冲器的总延迟时间有利；要使总的延迟时间最小，则反相器链的级数应有一最佳；1/1/nDinLinTnRCCC结论1：采用级反相器链作为输出驱动，各级反相器尺寸逐级增大e倍时，可使驱动器总的延迟时间最小，为ln/LinnCCln/,LinnCCSe结论2：结论1是只从速度优化考虑的，实际缓冲器的设计不能简单套用其结果，而要从速度、功耗和面积多方面综合考虑。输出缓冲器ESD保护电路静电放电（ESD）当存储在人体或机器上的电荷与芯片接触，与栅上积累的静电荷发生静电感应而放电时，因产生瞬时的过大电流，而导致芯片永久损坏的现象，称为静电放电；是MOS集成电路设计中必须考虑的一个可靠性问题。不同的ESD检测电路模型(a)人体模型(HBM)(b)机器模型(MM)(c)用于ESD测试的充电器件模型(CDM)ESD保护网络模型0.70.7DDVVVV保护网络一般由分布电阻和二极管组成；一般：二极管使信号电平钳位到一定的电压范围：在输入端增加输入保护电路，一方面是为栅上积累的静电荷提供放电通路；另一方面是电压钳位，防止过大的电压加到MOS器件上。双二极管保护电路CMOSIC中的输入缓冲常采用双二极管保护电路，即用一个电阻和两个反偏的二极管构成保护网络，对NMOS和PMOS都有保护作用。MP5MN5VDDGNDVOUTVinD1D2R压点二极管D1是和PMOS管源、漏区同时形成的，是结构；二极管D2是和NMOS管源、漏区同时形成的，是结构。pnnp双二极管保护电路工作原理MP5MN5VDDGNDVOUTVinD1D2R压点工作原理：当输入电压过高，压点相对地出现正脉冲时，反偏的二极管D1击穿，击穿产生的大电流在电阻上产生很大的压降，使栅上的电压降低；即，导通的二极管和电阻在输入和电源之间形成ESD电流的放电通路；只要二极管的击穿电压低于栅氧化层的击穿电压，就可以起到保护作用。而当压点相对地出出负脉冲时，反偏的二极管D2击穿导通，和电阻在输入和地之间形成ESD电流的放电通路，从而起到保护作用。0.70.7DDVVVV一般：这两个二极管可使输入MOS管的栅极电压钳位到一定的电压范围：双二极管保护电路工作原理ESD保护电路的MOS管尺寸较大，宽长比一般在200以上，故ESD保护电路要占用较大的面积。随着集成度的提高，如何减小ESD保护电路的面积也是集成电路设计面临的一个新挑战，而采用双极晶体管实现保护电路是一种很好的选择，如对深亚微米CMOSIC，采用和CMOS工艺兼容的垂直双极晶体管(V-BIP)可以实现低成本、小面积、高驱动电流和低钳位电压的ESD保护电路。输入端ESD保护电源的ESD保护电路电源的ESD保护电路输出端ESD保护电路ESD保护电路三态输出缓冲器三态输出缓冲器★整机中的信号通过总线传送；数据总线是连接很多电路输出的公共通路。★如果各个电路的输出信号同时传送到总线上，则可能破坏电路的正常工作。★各