第4章复位时钟同步和初始化

1第四章复位、时钟同步和初始化本章介绍复位、时钟同步和MPC8349E设备的整体初始化，包括复位配置信号的定义及其选项。此外还介绍配置、控制和状态寄存器。注意，本书的每一章都介绍了一个部件额外的具体的初始化过程。4.1概述复位、时钟同步和控制信号为设备的操作提供很多选项。可以在硬复位或上电复位期间配置不同的模式和特性。大多数可配置特性由复位配置字装入设备，只有很少一部分信号用作复位序列期间的复位配置输入。4.2外部信号说明下面几节详细说明复位和时钟信号。4.2.1复位信号表4-1说明了MPC8349E的复位信号。4.4.2节“复位配置字”介绍了还作为复位配置信号的信号。表4-1系统控制信号——详细信号说明信号I/O说明/PORESETI上电复位。该信号有效时启动上电复位流，初始化设备，配置设备的各种属性，包括它的时钟模式。状态含义有效——外部代理触发了一个上电复位序列。无效——指示无上电复位。时序关于该信号的具体时序信息见MPC8349E硬件规范。复位状态始终输入。/HDRESETI/O硬复位。使设备终止所有当前内部和外部事务，并将大部分寄存器设置为它们的缺省值。/HRESET可以完全与所有其他信号异步有效。设备不在硬复位状态时，才能检测到外部的硬复位请求。在/HRESET有效期间，/SRESET有效。/HRESET是一个漏极开路信号。状态含义有效——外部代理或内部硬件触发了一个硬复位序列。内部硬件一直驱动/HRESET，直到序列完成。无效——指示无硬复位。时序有效——可以随时出现，异步于任何时钟。无效——必须有效（保持）至少32个CLKIN（PCI主机模式）或PCI_CLK（PCI代理模式）个周期。要求这是一个漏极开路信号，需要一个外部上拉电阻。复位状态输出，在上电和硬复位流期间驱动低电平。复位流完成后为高阻。/SRESETI/O软复位。使设备终止所有当前内部事务，将大部分寄存器设置为它们的缺省值，并让e300c1核进入复位状态。I/O信号的功能和方向，以及存贮器控制器操作不受/SRESET的影响。/SRESET可以完全与所有其他信号异步有效。设备不在硬复位或软复位状态时才能检测到外部软复位请求。/SRESET是一个漏极开路信号。状态含义有效——外部代理或内部硬件触发了一个软复位序2列。内部硬件一直驱动/SRESET，直到序列完成。时序有效——可以随时出现，异步于任何时钟。无效——必须有效（保持）至少32个CLKIN（PCI主机模式）或PCI_CLK（PCI代理模式）个周期。要求这是一个漏极开路信号，需要外部一个上拉电阻。复位状态输出，在上电和硬复位流期间驱动为低电平。复位流完成后为高阻。CFG_RESET_SOURCE[0:2]I复位配置字源选择。这些复位配置输入信号位于这样一些设备引脚上，当设备未处于复位状态时，这些引脚具有其他功能。在/PORESET有效期间对这些输入信号进行采样，以确定从哪一个接口装入复位控制字。状态含义详细说明见4.4.1.1节“复位控制字源”时序在/PORESET有效期间、提供的时钟稳定之后（/PORESET流）对这些输入信号进行采样，一旦/HRESET有效，就必须由外部电阻将其拉高或拉低。要求在/POREST和/HREEST流期间，所有连接到这些信号的其他信号驱动器必须为高阻状态。关于用于拉高或拉低复位配置信号的合适的电阻值见MPC8349E硬件规范。复位状态在上电和硬复位流期间为输入信号，在复位流完成后为功能信号。CFG_CLKIN_DIVI时钟分配选择。该复位配置输入信号位于这样一个设备引脚上，当设备未处于复位状态时，该引脚具有其他功能。在/PORESET有效期间对该输入信号进行采样，以确定CLKIN是否为倍频（除以2）。状态含义见4.4.1.2节“时钟分配”时序在/PORESET有效期间、提供的时钟稳定之后（/PORESET流）对这些输入信号进行采样，一旦/HRESET有效，就必须由外部电阻将其拉高或拉低。要求在/POREST和/HRESET流期间，所有连接到这些信号的其他信号驱动器必须为高阻状态。关于用于拉高或拉低复位配置信号的合适的电阻值见MPC8349E硬件规范。复位状态在上电和硬复位流期间驱动为输入信号，在复位流完成后为功能信号。4.2.2时钟信号表4-2说明了MPC8349E的外部时钟信号。注意，某些信号对设备内的某些部件来说是特定的，虽然4.5节“时钟同步”介绍了它们的某些功能，但分别在各章中对它们进行了详细定义。表4-2时钟信号——详细信号说明信号I/O说明/CLKINI系统时钟。若MPC8349E为PCI主机设备，则CLKIN就是它的主输入时钟。CLKIN直接馈送给PCI输出时钟分配器，还作为无时滞外部PCI时钟通路的信号驱动输出。若MPC8349E为PCI代3理设备，则应将该信号连到GND。时序有效/无效——关于该信号的具体时序信息见MPC8349E硬件规范。要求在PCI代理模式时应连到低复位状态始终输入。PCI_CLK/PCI_SYNC_INIPCI时钟/PCI同步时钟（PCI_CLK/PCI_SYNC_IN）。当设备处于PCI代理模式时，PCI_CLK就是到该设备的主时钟输入。当设备处于PCI主机模式时，将PCI_SYNC_IN连接到外部PCI_SYNC_OUT。时序有效/无效——关于该信号的具体时序信息见MPC8349E硬件规范。复位状态始终输入。PCI_SYNC_OUTO参考PCI输出同步时钟（PCI_SYNC_OUT）。当MPC8349E为PCI主机设备时，为消除外部PCI时钟通路的时滞，将PCI_SYNC_OUT连接到外部的PCI_SYNC_IN信号。PCI_SYNC_OUT的频率与CLKIN或CLKIN/2相同，它与复位时CFG_CLKIN_DIV的状态有关。更多信息见4.4.1.2节“CLKIN分配”。当MPC8349E为PCI主机设备时，一般不使用该信号。时序有效/无效——关于该信号的具体时序信息见MPC8349E硬件规范。复位状态始终输出，在PCI主机模式时触发。PCI_CLK_OUT[0:7]OPCI输出时钟集。当MPC8349E为PCI主机设备时，它提供八路独立的时钟输出信号，馈送给PCI代理设备。时序有效/无效——关于该信号的具体时序信息见MPC8349E硬件规范。复位状态始终输出。在上电复位期间和之后为高阻。由内存映射寄存器启用。复位状态在上电和硬复位流期间驱动为输入信号，在复位流完成后为功能信号。4.3功能说明本节介绍复位设备的各种方法、上电复位配置和设备的时钟同步。4.3.1复位操作设备有数个到复位逻辑的输入：上电复位（/PORESET）外部硬复位（/HRESET）外部软复位（/SRESET）软件看门狗复位系统总线监控器复位检查停止（checkstop）复位JTAG复位软件硬复位所有这些复位源都被馈送到复位控制器，并根据复位源的不同采取不同的行动。4.6.1.3节“复4位状态寄存器（RSR）”中介绍的复位状态寄存器指示引起复位的最后的复位源。4.3.1.1复位原因表4-3介绍了复位原因。表4-3复位原因名称说明上电复位（/PORESET）输入信号。该信号有效时启动上电复位流，它复位所有的设备并配置设备的各种属性，包括其时钟模式。硬复位（/HRESET）这是一个双向I/O信号。只有在设备未宣告硬复位但出现该信号时，设备才能检测到外部/RESET有效。在/HDRESET有效期间，/SRESET有效。/HDRESET是一个漏极开路信号。软复位（/SRESET）双向I/O信号。只有在设备未宣告硬或软复位但出现该信号时，设备才能检测到外部有效的/SRESET。/SRESET是一个漏极开路信号。软件看门狗复位在设备的看门狗计数值到零以后，发出软件看门狗复位。然后允许的软件看门狗事件产生内部硬复位序列。系统总线监控器复位在设备的CSB总线监控器到达超时状态时，总线复位有效。然后允许的总线监控器事件产生内部硬复位序列。检查停止复位如果核进入检查停止状态，且允许检查停止复位（RMR[CSRE]＝1），则检查停止复位有效。然后允许的检查停止事件产生内部硬复位序列。JTAG复位当JTAG逻辑宣告JTAG软复位信号有效时，产生内部软复位序列。软件硬复位写入内存映射寄存器（RCR）可以初始化硬复位序列。软件软复位写入内存映射寄存器（RCR）可以初始化软复位序列。4.3.1.2复位操作复位控制逻辑确定复位的原因，必要时对其进行同步，并复位适当的内部硬件。每个复位流对设备有不同的影响:上电复位的影响最大，它复位整个设备，包括时钟逻辑和错误捕获寄存器。硬复位复位整个设备，但不包括时钟逻辑和错误捕获寄存器。软复位则初始化内部逻辑，但保持系统的配置。所有复位类型都产生到e300c1核的复位。/PORESET、/HRESET和/SRESET对给定应用的影响是核将MSR[IP]的值复位为复位寄存器字高端的BMS字段中的值。参见4.4.2.12节“引导内存空间（BMS）”。存贮器控制器、系统保护逻辑、中断控制器和I/O信号仅在硬复位时初始化。软复位初始化内部逻辑，但保持系统的配置。外部/SRESET有效向核和其余的设备产生硬复位。表4-4标识了每个复位源的复位操作。表4-4复位操作动作复位源上电复位外部硬复位软件看门狗总线监控器JTAG复位外部软复位5检查停止软件硬复位复位：PLL、时钟、RTC单元和错误捕获寄存器是否否复位：DDR、LBC、I/O复用器、GTM、PIT、GPIO、系统配置和本地存取窗口是是否复位其他内部逻辑是是是复位装入的配置字是是否/HRESET驱动是是否/SRESET驱动是是是到e300c1核的硬复位是是是4.3.2上电复位流/PORESET外部信号有效启动上电复位流。在设备的外部供电稳定之后，应保持/PORESET外部有效至少32个输入时钟周期。在/PORESET无效之后，设备立即开始配置过程。设备在整个上电复位过程期间，包括配置期间，宣告/HRESET和/SRESET有效。配置时间根据配置源和CLKIN（PCI主机模式）或PCI_CLK（PCI代理模式）频率的不同而变化。首先对复位配置输入进行采样，确定配置源和输入时钟的分配模式。然后设备开始装入复位配置字。系统PLL根据复位配置字低端中的时钟模式值开始锁定。当系统PLL锁时序，时钟单元开始在设备中分配时钟信号。在这个阶段，e300c1核的PLL开始锁定。当它被锁定并完成了复位配置字的装入时，释放/HRESET，在4个时钟之后释放/SRESET。4.3.2.1详细上电复位流程MPC8349E的详细上电复位（POR）流程如下：1.加电，满足MPC8349E硬件规范的要求。2.系统宣告/PORESET（以及可选的/HRESET）和/TRST有效，让所有寄存器初始化到它们的缺省状态，让大部分I/O驱动器释放为高阻（某些时钟、时钟允许和系统控制信号仍保持有效）状态。3.系统施加稳定的CLKIN（PCI主机模式）或PCI_CLK（PCI代理模式）信号和稳定的复位配置输入信号（CFG_RESET_SOURCE和CFG_CLKIN_DIV）。4.在至少32个稳定的CLKIN（PCI主机模式）或PCI_CLK（PCI代理模式）时钟周期之后，系统将/PORESET置为无效。5.设备对复位配置输入信号进行采样，确时时钟分配和复位配置源。6.设备开始装入复位配置字。装入时间与复位配置字源有关。7.一旦装入了复位配置字低端，系统PLL就开始锁定。当系统PLL锁时序，向e300c1PLL提供csb_clk。8.e300c1PLL开始锁定。9.设备一直驱动/HRESET有效，直到e300c1PLL锁定且装入了复位配置字为止。10.如果前面未将/HRESET置为无效，此时用户可以选择将/HRESET置为无效。注意JTAG逻辑必须总是能通过设置/TRST有效来初始化。如果未使用JTAG信号，应将/TRST与6/PORESET直接连接。在/PORESET无效之后，/TRST一定不能继续有效。在/HRE