第5章 触发器.

2019/12/181第5章触发器5.1概述5.2基本RS触发器5.3钟控触发器5.4集成触发器5.5触发器之间的转换5.6触发器的设计在数字系统中，不但要对二进制信号进行算术和逻辑运算，还需要将输入信号的状态和运算结果保存起来，以备下次运算使用。因此，需要具有记忆功能的逻辑部件。能够存储一位二进制信号的基本逻辑部件就是触发器(FF,Flip-Flop)2019/12/182教学基本要求：1、了解触发器（锁存器）的电路结构和工作原理2、熟练掌握SR触发器、JK触发器、D触发器、T触发器及T’触发器的逻辑功能3、掌握逻辑功能的描述方式：特性表、特性方程、状态图、波形图。4、熟练触发器之间的相互转换5、熟练基于VHDL的触发器设计方法2019/12/183第5章触发器X0X1Xi-1Y0Y1Yj-1组合逻辑电路存储电路数字集成电路根据原理可分为两大类，既组合逻辑电路和时序逻辑电路。组合逻辑电路的组成是逻辑门电路。电路的输出状态仅由同一时刻的输入状态决定，与电路的原有状态无关，没有记忆功能。时序逻辑电路的组成除有组合门电路外，还有存储记忆电路。电路的输出状态不仅与同一时刻的输入状态有关，而且与电路的原有状态有关，具有记忆功能。双稳态触发器是常见的时序电路中的存储电路，是最简单的时序电路。2019/12/1845.1概述5.1.1时序逻辑电路的特点——当时的输出由当时的输入与电路的原来状态决定结构特点：由组合逻辑电路和存储电路构成X0X1Xi-1Y0Y1Yj-1组合逻辑电路存储电路双稳态触发器是常见的时序电路中的存储电路2019/12/185能够存储一位二进制信息的单元电路称为双稳态触发器,简称触发器态；时称为态，当时称为当和有两个互非的输出1)0(10)1(0,.1QQQQQQ2.——,2nnn无外加信号作用时触发器保持原来状态（原态）不变具有记忆功能级触发器可以记忆位二进制信息的种状态；次态）（原态）功能）。和置（具有置变原态发）下，触发器可以改在外加信号的作用（触(10.31nnQQ5.1.2触发器（FF:Flip-Flop)的特点电路特点：QQFF输入输出触发器的基本要求是：（1）应具有两个稳定的状态：0状态和1状态；（2）能够接收、保存和输出这些信号2019/12/186触发器的分类及表示方法：触发器的分类：(触发器的种类很多，分类的方法也不止一种)1.按触发器所能完成的逻辑功能分类：RS触发器、JK触发器、D触发器、T触发器、T’触发器等；2.按触发器电路的输出状态分类：双稳态、单稳态、无稳态(多谐振荡器)3.按触发器电路的内部结构分类：基本触发器(又称锁存器Latch)、同步触发器、主从触发器、维持-阻塞型触发器和边沿型触发器。4．按电路使用开关元件的不同分类：TTL触发器、CMOS触发器5．按是否有集成电路分类：分立元件触发器、集成触发器等。触发器的表示方法：触发器的逻辑功能用特性表、特性方程、状态转换图和波形图来描述。2019/12/1875.2基本RS触发器RS触发器有R和S两个输入端，有置0、置1、保持功能。基本RS触发器是最简单的触发器，是构成各种触发器的基本电路。基本RS触发器可以由与非门”和“或非门”构成，有“与非”和“或非”型两种类型。2019/12/1885.2.1由与非门构成的基本RS触发器1.电路结构和逻辑符号&&QQSDRDQQSDRD逻辑符号中：输入端带小圆圈表示低电平触发；输出端的小圆圈和非号表示Q与Q状态相反。SD:set置位-置1输入端RD:reset复位-置0输入端2019/12/1892.工作原理和功能的表示方法QnSDRD（2）真值表(特性表)XX110001000001010011100101110111Qn+1（1）功能表保持置0置1不确定功能010011XX1101111011101101Qn+1QnSDRD触发器的新状态Qn+1（也称次态）不仅与输入状态有关，也与触发器原来的状态Qn（也称现态或初态）有关。特性表：特性表是指表明触发器的次态Qn+1与现态Qn及输入信号之间的逻辑关系的表格，也叫真值表，逻辑功能表。简化功能表2019/12/1810（3）特性方程（约束条件）或011DDDDnDDnRSRSQRSQ把特性表所表示的逻辑功能用逻辑表达式的形式表示出来，就得到相应的特性方程，即：触发器的次态Qn+1与现态Qn及输入信号之间的逻辑关系的表达式。QnSDRD真值表(特性表)XX110001000001010011100101110111Qn+1输入信号低电平有效2019/12/1811（4）状态转换图01SDRD=01SDRD=10SDRD=X1SDRD=1X（5）时序图（初态＝0）t0t1t2t3t4t5初态SDRDQQ不定已知输入信号波形，根据逻辑功能画出的输出波形。不定状态出现在：两个输入有效后同时变为无效状态转换图：用来形象表示触发器状态转换规律的图称状态转换图。图中用圈代表触发器的各种状态，箭头旁边标注的是输入信号的取值，是表明转换条件的。2019/12/18121.电路结构和逻辑符号QQSDRD11QQSDRD2.工作原理和功能的表示方法（1）特性表QnSDRD010011XX000001010011100101110111Qn+1保持置0置1不确定功能（2）特性方程（约束条件）01DDnDDnRSQRSQ5.2.2由或非门构成的基本RS触发器输入信号高电平有效2019/12/1813（3）状态转换图01SDRD=10SDRD=01SDRD=X0SDRD=0X11QQSDRD（4）时序图（初态＝0）SDRDQQ不定2019/12/18145.3钟控触发器触发器设有时钟控端，这类受时钟信号控制的触发器统称为钟控触发器或同步触发器。钟控触发器有四种触发方式（所谓触发方式，是指在时钟脉冲的什么时刻触发器的输出状态可能发生变化）：CP=1期间均可触发，称作高电平触发，记作：“”CP=0期间均可触发，称作低电平触发，记作：“”CP由0变1，称作上升沿触发，记作“”CP由1变0，称作下降沿触发，记作““(a)高电平触发；(b)低电平触发；(c)上升沿触发；(d)下降沿触发电平触发边沿触发2019/12/18155.3.1钟控RS触发器1.电路结构逻辑符号&&QQSDRD&&SRCPCPCP：时钟信号RS:输入信号高电平有效SD:直接置位(置1)输入RD:直接复位(置0)输入不受CP控制低电平有效2019/12/18162.电路功能CP=0时保持Qn+1=QnCP=1时Qn+1由RS决定(电平触发)（1）功能表(CP=1)QnSR010011XX000001010011100101110111Qn+1保持置0置1不确定功能（2）特性方程（约束条件）01RSQRSQnn输入信号RS-高电平有效1DDRS简化功能表(CP=1)2019/12/1817（3）时序图（初态＝0）不定状态出现在：（1）时钟有效（CP=1）时，两个输入有效后同时转换为无效；（2）两个输入有效，时钟由有效转换为无效。CPSRQQ不定不定2019/12/18185.3.2钟控D型触发器（D锁存器）结构：D触发器只有一个D端，一般还带有直接置0端RD和直接置1端SD。RD、SD一般为低电平有效。功能：1）置0-清零2）置11.电路结构逻辑符号&&QQSDRD&&DCP2019/12/1819（1）功能表(CP=1)置0置1001100011011功能Qn+1DQn（2）特性方程DQn1(3)时序图（初态=0）CPDQ0D=01D=0D=1D=1(4)状态转换图CP=0时保持Qn+1=QnCP=1时Qn+1由D决定—D锁存器(电平触发)1DDRS2.电路功能简化功能表(CP=1)2019/12/18201.电路结构逻辑符号&&QQSDRD&&JKCP5.3.3钟控JK触发器JK触发器有两个输入端J和K,它有置0、置1、保持、翻转四种功能，是逻辑功能最完善的触发器。2019/12/1821（1）功能表(CP=1)QnJK01001110000001010011100101110111Qn+1保持置0置1翻转(计数)功能（2）特性方程1nnnQJQKQ简化功能表(CP=1)保持置0置1翻转Qn01Qn00011011功能Qn+1JK2.钟控JK触发器电路功能(3)JK触发器状态转换图CP=0时保持Qn+1=QnCP=1时Qn+1由JK决定(电平触发)1DDRS2019/12/18221.电路结构逻辑符号&&QQSDRD&&TCP5.3.4钟控T型触发器T触发器有一个输入端T,它具有保持、翻转两种功能。2019/12/1823（1）功能表(CP=1)QnQn01Qn+1T（2）特性方程1=nnnnQTQTQTQ2.钟控T型触发器电路功能CP=0时保持Qn+1=QnCP=1时Qn+1由T决定(电平触发)1DDRS2019/12/18241.电路结构逻辑符号&&QQSDRD&&CP2.电路功能(2)特性方程nnQQ15.3.5钟控T’型触发器在脉冲作用下,具有翻转(计数)功能的触发器称T’触发器T’触发器又叫可控计数器。是一种专用计数器。（1）功能表(CP=1)I001Qn+1QnCP=0时保持Qn+1=QnCP=1时Qn+1=Qn(电平触发)1DDRS2019/12/18255.4集成触发器集成触发器分类：主从触发器：JK触发器存在一次性翻转问题边沿型触发器:JK触发器维持-阻塞型触发器:D触发器2019/12/18265.4.1边沿JK触发器1.电路结构和逻辑符号1&&1&&&&QQJCPKJCPKQQ1J1KC11()nnnQJQKQCP3.时序图（在CP=CP时刻按照JK特性画出FF的次态）CPJKQ2.特性方程2019/12/1827逻辑符号JCPK1Q1Q1J1K1CSDRD1R1SJCPK2Q2Q2J2K2CSDRD2R2S异步置0异步置1保持置0置1翻转01Qn01QnXXXXXX00011011011011111111功能Qn+1CPJKRDSD功能表集成边沿JK触发器(CT7479）2019/12/18285.4.2维持-阻塞型触发器维持-阻塞型触发器是一种边沿触发的触发器，其类型包括：维持-阻塞D型触发器维持-阻塞JK型触发器维持-阻塞RS型触发器2019/12/18291.电路结构和逻辑符号&&&&&&QQSDRDCPD1D2CPQQC1SDRDRS&D1D21nQDCP4.时序图（初态=0）CPD维持阻塞Q锁存器Q2.功能表异步置0异步置1置0置10101XXXX0101101111功能Qn+1CPDRDSD举例：维持-阻塞型D型触发器3.特性方程2019/12/1830【例】集成D触发器一般为边沿触发器，设初始状态为0，已知输入D的波形图，画出输出Q的波形图。解：由于是边沿触发器，在波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是上升沿）。（2）判断触发器次态的依据是时钟脉冲触发沿前一瞬间（这里是上升沿前一瞬间）输入端的状态。CPDQ123452019/12/18315.5触发器之间的转换在数字电路中，各种功能的触发器都会用到，但市面上现有的集成触发器多为JK触发器和D触发器。因此，有必要了解不同类型触发器间的相互转换，便于发挥现有器件的作用，同时可以进一步熟悉各类触发器的功能，掌握数字电路的分析和设计方法。2019/12/1832转换方法及步骤：①写出已有触发器和待求触发器的特性方程。②变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。③比较已有触发器和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。④根据转换逻辑画出逻辑电路图。组合逻辑已有的FFQQ输入CP2019/12/18335.5.1用JK_FF实现其他类型触发器1.JK_FF到D_FF的转换DKDJQDQDDQDQKQJ