第5章存储器原理与接口.

第5章存储器原理与接口5-1存储器分类5-2多层存储结构概念5-3主存储器及存储控制5-48086系统的存储器组织2.①随机存取存储器（RAM）：可随机读写。一般由半导体材料制成，速度较快，用于内存。②只读存储器（ROM）：不能“随便”写，但可随机读出。一般也由半导体材料制成，用于内存。③顺序存取存储器（SAM）：只能按照某种次序存取，即存取时间与存储单元的物理位置有关。磁带是一种典型的顺序存储器。④直接存取存储器（DMA）：在存取数据时不必对存储介质做完整的顺序搜索而直接存取。磁盘和光盘都是典型的直接存取存储器。5-1存储器分类存储器的分类方法很多，常用的分类方法有以下几种。1.半导体存储器、磁表面存储器和光盘存储器。易失性存储器：掉电信息消失的存储器，如RAM。非易失性存储器：掉电仍保持信息的存储器，如ROM、磁盘、光盘存储器等。4.根据存储器所处的位置可分为内存和外存。内存：位于主机内部，具有总线地址，可以被CPU直接访问的存储器。内存与CPU交换数据最频繁，是存储器中的主力军，故又称主存。半导体ROM、RAM用于主存。外存：位于主机外部，被视为外设的存储器。由于外存的数据只有调入内存，CPU才能应用，起着后备支援的辅助任务，故又称辅存。磁盘、光盘、磁带等存储器常用于外存。3.按制造工艺不同,半导体存储器分双极型（TTL）、MOS型。双极型存储器集成度低、功耗大、价格高，但速度快；MOS型存储器集成度高、功耗低、速度较慢、但价格低。MOS型存储器还可进一步分为NMOS、HMOS、PMOS、CMOS等不同工艺产品。其中，CMOS互补型MOS电路，具有功耗极低、速度较快的特点，在便携机中应用较广。5.ROM掩膜ROM：信息由厂家掩膜。PROM：只能一次性编程写入。EPROM：可用紫外光反复擦除反复改写。E²PROM：可用电信号进行清除和重写。RAMSRAM（静态RAM）：存储单元由双稳态电路组成，上电信息保持稳定。DRAM（动态RAM）：存储单元电路以MOS管的极间电容为基础，电路简单，集成度高，因电容漏电，工作时信息保持不稳定要不断进行恢复（刷新）。IRAM（组合RAM）：附有片上刷新逻辑的DRAM，兼具SRAM，DRAM的优点。FLASH（非易失性RAM）：兼具SRAM，E²PROM的优点。MOS型双极型：速度快，集成度低，功耗高。用作容量较小的高速缓冲存储器SAMFIFO（先进先出存储器）：主要用于各种队列电路和多级缓冲器。CCD（电荷耦合器件）：串行存储器，存取时间与位置有关。半导体存储器寄存器Cache内部存储器磁盘存储器磁带存储器光盘存储器寄存器——位于CPU内部，存取速度最快，但数量有限。高速缓存Cache——在内存上面添加的一级存储器，属内存的一部分，由SRAM充当，速度可与CPU匹配，容量由几十K～几百K字节，通常用来存储当前使用最多的程序或数据。高性能微机对存储器要求：速度快、容量大、价格合理，通常是把几种存储技术综合起来加以运用。5-2多层存储结构概念主存（内存）——速度要求较快（低于Cache），有一定容量（受地址总线位数限制），一般都在几十兆字节以上。由半导体存储器组成。辅存（外存）——速度较慢，但要求容量大，如磁带、软盘、硬盘、光盘等。其容量可达几百兆至几十个GB，又称“海量存储器”，通常用来作后备存储器，存储各种程序和数据，可长期保存，易于修改，要配置专用设备。①价格依次减小②容量依次增加③速度依次减慢④CPU访问频度依次减小寄存器Cache内部存储器磁盘存储器磁带存储器光盘存储器5-3主存储器及存储控制一、主存储器的主要指标1.主存容量最大配置容量：取决于CPU的地址线宽度，假设地址线根数为k，存储单元通常是以字节（B）为单位的，则最大配置容量=2kB。如：20根地址线可寻址的范围是00000H~FFFFFH，其最大配置容量=220B=1MB。实际容量：实际按置的容量。实际容量≤最大配置容量。5-3-1主存储器指从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间。超高速存储器小于20ns；中速存储器在100～200ns之间；低速存储器在300ns以上。2.存取时间二、主存储器的基本操作主存储器与CPU的连接，主要考虑三总线如何接?CPU容量：2kB主存（存储体）地址总线k根数据总线n位Read控制线Write控制线AB线宽度20根，可配置的存储器最大容量220=1MB。DB线宽度16位（字长16位）。CB线有数根，其中包括对存储器的读/写控制线/RD、/WR。对CPU而言：三总线AB、DB、CB是固有的。8086CPU：CPU容量：2kB主存（存储体）地址总线k根数据总线n位Read控制线Write控制线对主存而言：其内部存储器芯片的数量、型号、连接可能不尽相同，但其组合后的对外引出线必须要符合CPU总线连接要求。即地址引线、数据引线、读/写控制引线都必须与CPU三总线相匹配。CPU对主存的操作：从操作要求角度考虑，必须要设置两组寄存器，存储器地址寄存器（MAR）和存储器缓冲寄存器（MBR）MAR用来维持地址总线上的地址信息（如采用8282）。MBR用来对数据总线上传送的数据作缓冲（如采用8286）。CPU容量：2kB主存（存储体）地址总线k根数据总线n位Read控制线Write控制线读操作：①CPU先将指令中寻址方式获得的确定单元的物理地址送MAR，经AB线送主存。②CPU发出Read控制信号。③CPU等待主存出数据信息。④CPU通过DB线将数据信息送MBR。写操作：①CPU先将指令中寻址方式获得的确定单元的物理地址送MAR，经AB线送主存，并将数据信息送MBR。②CPU发出Write控制信号。③主存从DB线接收数据信息，并按AB线上的地址存储。主存通常是由若干个半导体存储芯片构成的存储体。下面主要介绍MOS型器件RAM芯片的内部结构。5-3-2主存储器的基本组成1.MOS型RAM的基本存储电路（存储位）：数据线地址选通线CDTSCSSRAM存储位电路：用双稳态触发器组成，1bit需6个MOS管。DRAM存储位电路：用极间电容作存储元件，1bit只需1个MOS管。Y地址译码线T8T4T3T2T1T7T6T5VCCD0D0I/O数据线X地址译码线I/O数据线2.SRAM的内部组织结构基本存储电路用来存储1位二进制信息（0或1），它是组成存储器的基础。利用基本存储电路排成阵列，再加上地址译码电路和读写控制电路就可以构成读写存储器。在一个静态RAM器件中，基本存储单元的数目和它们的排列方式千变万化，就构成了各种容量的RAM芯片。有“多字一位”的芯片，也有“多字多位”的芯片例：16×1位的存储器即：一共16个字，而每个字仅为1位。也就所谓的“多字一位”的概念，此处的字可理解成“单元”。例：“多字多位”的芯片8K×8的RAM，有8K个存储单元，每个单元有8位；16K×4的RAM，有16K个存储单元，每个单元有4位。都有一组地址输入端，地址线的条数决定了该芯片的存储单元个数。都有一组数据线，数据线的条数决定每个存储单元的位数。都有芯片的控制信号线：如片选信号线/CS、读控制线/OE、写控制线/WE。3.SRAM芯片对外的引脚#35-48086系统的存储器组织8086主存是由数块ROM和RAM构成的存储体，以字节为存储单元，每个字节对应一个地址码，地址范围：00000H～FFFFFH。1MB主存FFFFFH00000H┇┇8086CPUA0A1┇┇A1920根地址线1MB存储空间使用分配：00000H~003FFH（1KB）属保留单元，存放256个中断矢量。FFFF0H~FFFFFH（16B）存放启动程序。其余空间可作它用。一、8086CPU与主存接口8086存储器子系统ALE/BHEA19~A16AD15~AD0/RD/WRM//IODT//R/DEN8086CPU小模式下存储器接口存储器连接所需的三总线由8086CPU直接提供。1.小模式下的存储器接口（）3.存储器接口设计需要注意的几个要点存储器与CPU连接，实际上就是三总线的连接。存储体的对外引出线必须要符合CPU总线连接要求。即地址引线、数据引线、读/写控制引线都必须与CPU三总线相匹配。要考虑CPU总线的负载能力，必要时应增加缓冲器、驱动器。要考虑CPU和存储器的速度协调问题，当高速CPU与慢速存储器连接时，通常需要通过READY应答，插等待周期TW来解决速度的协调。由数片存储器芯片构成的存储体，要考虑存储体内各芯片的地址分配和片选问题。2.大模式下的存储器接口（不要求）常用的EPROM芯片型号有：2716：2K×8位，地址线11根A0~A102732：4K×8位，地址线12根A0~A112764：8K×8位，地址线13根A0~A1227128：16K×8位，地址线14根A0~A1327256：32K×8位，地址线15根A0~A1427512：64K×8位，地址线16根A0~A15二、存储器接口举例1.ROM扩展电路（用EPROM）1234567891011141312VPPA12GND2827262524232221201918171615VCCA14A13OECS/PGMA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A827256例：设计一个EPROM扩展电路，容量32K字，地址从00000H开始。设计分析：1.32K字什么概念？32K字指32K16位。2.EPROM芯片如何选？选片原则是存储体内部芯片数量越少越好，最好是1片解决问题，现在能做到吗？回答是无法实现，最好的办法是用2片27256（32K8位）芯片扩充解决。事实上，微机系统的存储单元都是以字节（8位）为单位的，并且是1个字节单元分配一个地址。对16位机而言，无非就是一次可同时操作2字节。原则是对外的数据引出线必须要符合8086CPU的16位数据总线的连接要求。可设想一片27256作偶地址用，其8个数据脚接DB线的低8位（D0~D7），另一片27256作奇地址用，其8个数据脚接DB线的高8位（D8~D15）。当CPU给出一个偶地址时，同时片选两块芯片，这样就可满足16位CPU的操作要求了。4.地址从00000H开始是什么概念？2片27256（32K8位）共64KB，每个单元需分配一个地址，总共要分配64K个地址，按题目要求，其地址变化范围应是：00000H~0FFFFH。对应的20根地址总线的地址输出信息必须要符合下表要求：A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0最小地址00000000000000000000最大地址000011111111111111113.2片27256如何构成所要求的存储体？DB线连接：一片27256的数据脚接低8位DB线（D0~D7），另一片27256的数据脚接高8位DB线（D8~D15）。+A19A18A17A16M/IOA15~A1D15~D8D7~D0A14~A0D7~D027256EPROMCSOEA14~A0D7~D027256EPROMCSOERD1234567891011141312VPPA12GND2827262524232221201918171615VCCA14A13OECS/PGMA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A8272565.完成连接主存储器与CPU的连接，主要考虑三总线如何接?+A19A18A17A16M/IOA15~A1D15~D8D7~D0A14~A0D7~D027256EPROMCSOEA14~A0D7~D027256EPROMCSOERD1234567891011141312VPPA12GND2827262524232221201918171615VCCA14A13OECS/PGMA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A827256AB线连接：用