第6章脉冲波形的产生

第6章时序逻辑电路本章主要内容•时序逻辑电路的分析•时序逻辑电路的设计•中规模集成器件的应用一、时序电路的一般化模型组合电路存储电路Y1YrX1Xi输入信号输出信号存储电路的输入输出状态QrQ1Z1Zj*电路由组合电路和存储电路组成。*电路的输出不仅与当时的输入有关，而且还与电路原来的状态有关。6.1时序逻辑电路的基本概念Y(Y1，…Yr)逻辑关系方程：X(X1，…Xi)Q(Q1，…Qr)Z(Z1，…Zj)Z＝F1(X，Qn)输出方程组Y＝F2(X，Qn)激励方程组Qn+1＝F3(Y，Qn)状态方程组各信号之间的逻辑关系方程组：组合逻辑电路X1XiZ1Zj存储电路Q1QrY1Yr………………1、从控制时序状态的脉冲源来分：时序电路同步：异步：存储电路里所有触发器有一个统一的时钟源，它们的状态在同一时刻更新。没有统一的时钟脉冲，电路的状态更新不是同时发生的。＞＞1DQ0FF0FF1Q1Q1Q0&ZCP1DCPX＞1JC11K＞1JC11K=1Q1“1”Q2Y&Q2Q1FF1FF2二、时序电路的分类2、从输出信号的特点分类：时序逻辑电路莫尔型：米里型：Z=F1[X,Qn]Z=F1[Qn]＞&XCPC11DQ1Z1Q1&＞1DQ2Q2&＞C1＞FF1FF2＞＞1DQ0FF0FF1Q1Q1Q0&ZCP1D组合电路IO存储电路ESijmn时钟输入组合电路组合电路IO存储电路ESijmn时钟输入组合电路三、时序电路功能的表达方法输出方程Z＝F1(X，Qn)激励方程Y＝F2(X，Qn)状态方程Qn+1＝F3(Y，Qn)1.逻辑方程式时序电路功能的四种描述方法：逻辑方程式、状态转换表、状态图和波形图。表达输出信号与输入信号、状态变量的关系表达了激励信号与输入信号、状态变量的关系表达存储电路从现态到次态的转换组合逻辑电路X1XiZ1Zj存储电路Q1QrY1Yr………………次态／输出现态nn12QQYQQ1112nnX=1X=02、状态转换表3.状态图000110111/11/01/0X/Y1/0现态nn12QQ次态／输出YQQ1112nn00/011/01111/110/01010/001/00101/000/000X=1X=0现态nn12QQ次态／输出YQQ1112nn00/011/01111/110/01010/001/00101/000/0X=1X=000状态转换前的输入变量取值和输出值4、时序图能直观地描述电路输入信号、输出信号及电路状态在时间上的对应关系。时序逻辑电路的四种描述方式是可以相互转换的nn12QQYnn/QQ1112X=0X=10001/011/00110/000/01011/001/01100/110/1CPXQYQ1Y210011100110110006.2同步时序逻辑电路的分析一、同步时序逻辑电路的分析方法分析：已知时序电路图→得出时序电路的逻辑功能。即找出电路的状态，输出的状态在输入变量和时钟信号作用下的变化规律。同步时序电路分析步骤写各触发器的驱动方程写电路的输出方程写触发器的状态方程作状态转换表及状态转换图作时序波形图得到电路的逻辑功能同步时序电路的分析方法输入端的表达式，如T、J、K、D。组合电路的输出特性方程描述输入与状态转换关系的表格画出时钟脉冲作用下的输入、输出波形图YQ1Q1Q2Q21JC11K1JC11K1JC11K&Q0Q0FF0FF1FF2CPnnQQY21nnnnnnQKQJQKQJQKQJ202001011212输出方程：输出仅与电路现态有关，为穆尔型时序电路。驱动方程：1写方程式例2求状态方程JK触发器的特性方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路的状态方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212现态次态输出nnnQQQ012101112nnnQQQY3计算、列状态表nnnnnnnnQQYQQQQQQ21210011112000001010011100101110111001011101111000010100110000011000001000101112YQQQnnn0001010101112YQQQnnn0001001101112YQQQnnn0001011101112YQQQnnn1100100101112YQQQnnn1100110101112YQQQnnn0000101101112YQQQnnn0000111101112YQQQnnn4画状态图、时序图000→001→011/1↑　　　　↓/0100←110←111/0/0/0/0(a)有效循环010101(b)无效循环/0/1排列顺序：/YnnnQQQ012状态图CPQ0Q1Q2Y5电路功能时序图有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。例：分析图示电路的逻辑功能输出方程：输出与输入有关，为米利型时序电路。同步时序电路，时钟方程省去。驱动方程：1写方程式2求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：DQn13计算、列状态表45电路功能由状态图可以看出，当输入A＝0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00→…当A＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画状态图时序图写各触发器的驱动方程写电路的输出方程写触发器的状态方程作状态转换表及状态转换图作时序波形图得到电路的逻辑功能同步时序电路的分析方法简单的电路可直接绘出状态转换图无要求可不画同步时序电路分析6.3同步时序逻辑电路的设计同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。同步时序电路设计设计方法给定逻辑功能写原始状态图原始状态表状态简化得最小化状态表状态编码选触发器类型，求状态方程、输出方程、驱动方程画逻辑电路图画出全状态图，检查设计，如不符合要求，重新设计画原始状态图数据检测器XZCP电路框图例1设计一个串行数据检测器。电路的输入信号X是与时钟脉冲同步的串行数据，其时序关系如下图所示。输出信号为Z；要求电路在X信号输入出现110序列时，输出信号Z为1，否则为0。同步时序逻辑电路设计举例Z1100101812345676CPX原始状态图数据检测器AZCPA——初始状态;B——A输入1后;C——A输入11后;D——A输入110后。2.）定义输入输出逻辑状态和每个电路状态的含义；3.）按题意画出状态转换图或列出电路的状态表。1.）确定输入、输出变量及电路的状态数:输入变量：XABDD0/01/00/01/01/00/10/01/01、逻辑抽象建立原始状态图或状态表.状态数：4个输出变量：Z2.状态化简列出原始状态转换表现态次态/输出X=0X=1AA/0B/0BA/0C/0CD/1C/0DA/0B/0ABCD0/01/00/01/01/00/10/01/0现态次态／输出X=0X=1AA/0B/0BA/0C/0CA/1C/0ABCd0/01/00/01/01/00/1•等价状态–两个（或多个）状态在相同输入条件下，输出相同，且次态等价，则称这两个（或多个）状态为等价状态。•等价状态必须满足：–1.输出相同–2.次态等价：•a.次态相同•b.次态交错•c.次态循环(次态互为隐含条件）•等价关系具有传递性（A,B),(A,C)(B,C)XQn(Qn+1/Z)01AC/1B/1BC/1E/0CB/1E/0DD/1B/1ED/1B/1表5.3.6(a)例5的原始状态表XQn(Qn+1/Z)01A’B’/1B’/1B’B’/1C’/0C’C’/1B’/0表5.3.6(b)例5的简化状态表表5.3.7(a)例6的原始状态表表5.3.7(b)例6的简化状态表XQn(Qn+1/Z)01AA/0B/1BA/1C/0CD/1C/0DA/0C/1XQn01A’A’/0B’/0B’A’/1B’/0状态转换表的简化1.观察法简化状态等价的判别方法：Sn+1/ZnXSn01ABCDB/0C/0E/1C/0D/0A/0E/1A/0EE/1C/0FG/1E/0GF/1E/0同样输入的条件下前提条件：输出必须相同，然后看次态是否等价。1）次态相同或某些次态和各自的现态相同2）次态交错如F和G，记为[F，G]。3）次态互为隐含条件A、C等价取决B、D，称B、D等价是A、C等价的隐含条件。同理，A、C等价是B、D等价的隐含条件。A、C和B、D互为隐含，A与C、B与D等价即[A，C]，[B、D。]B、E等价，记为[B、E]。关键找等价态状态转换表的简化由于[B，E]，而[B，D]，则[D，E]。称它们为等价类。相互等价状态的集合将[B，D，E]称为最大等价类。不被其它等价类所包含Sn+1/ZnXSn01ABCDB/0C/0E/1C/0D/0A/0E/1A/0EE/1C/0FG/1E/0GF/1E/0简化Sn+1/ZnXSn01ABB/0A/0B/1A/0FF/1B/0得[A，C]、[F，G]、[B，D，E]。简化的实质：寻找所有的最大等价类，将等价态合并，得最简状态表，以使设计电路最简。返回AFB状态简化2.隐含表法简化系统的比较方法X1X2SnA00011110BCDEFGHD/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0F/0C/1F/0E/1A/0D/0D/0A/0F/0G/0G/0A/0A/0B/1D/0E/1A/0Sn+1/Zn例子ABCDEFGBCDEFGH第一步作隐含表少尾缺头1）作隐含表2）顺序比较BDAFDGAFAFDFAFBCAFDFBCBDBGAFDGAFBCDF状态不等价填“”;状态等价填“”;取决隐含条件的--将条件填在格中。状态简化第二步关连比较ABCDEFGBCDEFGHBDAFDGAFAFDFAFBCAFDFBCBDBGAFDGAFBCDFX1X2SnA00011110BCDEFGHD/0D/0F/0A/0C/1D/0E/1F/0C/1D/0E/1A/0D/0B/0A/0F/0C/1F/0E/1A/0D/0D/0A/0F/0G/0G/0A/0A/0B/1D/0E/1A/0Sn+1/Zn例子继续检查填有隐含条件的那些方格。若检查发现所填的隐含条件肯定不能满足，就在该方格内打“×”。ABCDEFGBCDEFGHBDAFDGAFAFDFAFBCAFDFBCBDBGAFDGAFBCDF状态简化第三步寻找最大等价类未打“×”的方格，都代表一个等价状态对。由此得到全部等价对：[A，F]、[B，H]、[B，C]、[C，H]。全部最大等价类：[A，F]、[B，C，H]、[D]、[E]、[G]。第四步状态合并，得最简状态表Sn+1/ZnX1X2SnA00011110BDEGD/0D/0A/0A/0C/1D/0E/1A/0D/0B/0A/0A/0B/1A/0E/1A/0G/