第6章门电路与逻辑代数.

主编李中发制作李中发2004年1月电子技术基础第6章门电路与逻辑代数学习要点•门电路的逻辑符号、逻辑功能和表示方法•逻辑代数的基本运算、基本公式和定理•逻辑函数的表示与化简方法•数字电路的特点•二进制、二进制与十进制的相互转换第6章门电路与逻辑代数•6.1数字电路概述•6.2分立元件门电路•6.3集成门电路•6.4逻辑代数6.1数字电路概述6.1.1数字信号与数字电路模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。（3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。数字电路的特点（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。6.1.2数制及其转换（2）基数：进位制的基数，就是在该进位制中可能用到的数码个数。（3）位权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。一、数制数码为：0～9；基数是10。运算规律：逢十进一，即：9＋1＝10。十进制数的权展开式：1、十进制５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。＋任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)10＝5×103＋5×102＋5×101＋5×100又如：(209.04)10＝2×102＋0×101＋9×100＋0×10－1＋4×10－22、二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1＋1＝10。二进制数的权展开式：如：(101.01)2＝1×22＋0×21＋1×20＋0×2－1＋1×2－2＝(5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0.0=0，0.1=0，1.0=0，1.1=1运算规则各数位的权是２的幂二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。3、十六进制数码为：0～9、A～F；基数是16。运算规律：逢十六进一，即：F＋1＝10。十六进制数的权展开式：如：(D8.A)2＝13×161＋8×160＋10×16－1＝(216.625)10各数位的权是16的幂二、数制转换1、二进制数与十六进制数的相互转换111010100.0110000＝(1D4.6)16=101011110100.01110110(AF4.76)16二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。244余数低位222………0=K0211………0=K125………1=K222………1=K321………0=K40………　1=K5高位十进制整数转换为二进制采用除基取余法，先得到的余数为低位，后得到的余数为高位。所以：(44)10＝(101100)22、十进制数转换为二进制数几种进制数之间的对应关系十进制数二进制数八进制数十六进制数012345678910111213141500000001001000110100010101100111100010011010101111001101111011110123456710111213141516170123456789ABCDEF用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的0~9十个数码。简称BCD码。2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421码。6.1.3编码常用BCD码十进制数8421码余3码格雷码2421码5421码012345678900000001001000110100010101100111100010010011010001010110011110001001101010111100000000010011001001100111010101001100110100000001001000110100101111001101111011110000000100100011010010001001101010111100权8421242154216.2分立元件门电路获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。逻辑0和1：电子电路中用高、低电平来表示。逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。6.2.1基本逻辑关系及其门电路1、与逻辑和与门电路当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。实现与逻辑关系的电路称为与门。+UCC(+5V)RFD1AD2B3V0VABF&uAuBuFD1D20V0V0V3V3V0V3V3V0V0V0V3V导通导通导通截止截止导通截止截止ABF000110110001F=AB与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。F=AB逻辑与（逻辑乘）的运算规则为：111001010000ABCF与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。2、或逻辑和或门电路在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑。实现或逻辑关系的电路称为或门。AD1BD23V0VFRABF≥1uAuBuFD1D20V0V0V3V3V0V3V3V0V3V3V3V截止截止截止导通导通截止导通导通ABF000110110111F=A+B或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。F=A+B逻辑或（逻辑加）的运算规则为：111001010000或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。ABCF3、非逻辑和非门电路决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做非逻辑。实现非逻辑关系的电路称为非门，也称反相器。A+3VF电路图1逻辑符号AFRCRBAF0110AF输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（3V)。逻辑非（逻辑反）的运算规则为：01104、复合门电路将与门、或门、非门组合起来，可以构成多种复合门电路。AB&F(b)逻辑符号ABF&1(a)与非门的构成ABF由与门和非门构成与非门。（1）与非门ABF000110111110与非门的逻辑功能可概括为：输入有0，输出为1；输入全1，输出为0。AB≥1F(b)逻辑符号ABF≥11(a)或非门的构成由或门和非门构成或非门。BAF（2）或非门ABF000110111000或非门的逻辑功能可概括为：输入有1，输出为0；输入全0，输出为1。由与门、或门和非门构成与或非门。（3）与或非门ABCDF&&≥1&&≥1ABCD(a)与或非门的构成(b)与或非门的符号FCDABFV4+UCC(+5V)b1ABR13kΩV3V2V1FR4100Ω+UCC(+5V)V5ABTTL与非门电路V1的等效电路D3c1R13kΩR2750ΩR3360ΩR53kΩD1D26.3.1TTL门电路6.3集成门电路1、TTL与非门①输入信号不全为1：如uA=0.3V，uB=3.6VR4100ΩV4ABR13kΩV3V2V1F+UCC(+5V)V5R2750ΩR3360ΩR53kΩ0.7V0.7V++--3.6V0.3V1V则uB1=0.3+0.7=1V，V2、V5截止，V3、V4导通忽略iB3，输出端的电位为：输出F为高电平1。uF≈5―0.7―0.7＝3.6VV4ABR13kΩV3V2V1FR4100Ω+UCC(+5V)V5R2750ΩR3360ΩR53kΩ0.7V0.7V++--+-0.3V+-0.3V3.6V3.6V②输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，V2、V5导通，V3、V4截止输出端的电位为：uF=UCES＝0.3V输出F为低电平0。BAFuAuBuF0.3V0.3V0.3V3.6V3.6V0.3V3.6V3.6V3.6V3.6V3.6V0.3VABF000110111110功能表真值表逻辑表达式：输入有0，输出为1；输入全1，输出为0。(b)74LS20的引脚排列图&&1234567141312111098电源地(a)74LS00的引脚排列图电源1234567&&&&141312111098地内含4个两输入端的与非门，电源线及地线公用。内含两个4输入端的与非门，电源线及地线公用。2、TTL三态门符号V4AR13kΩV3V2V1FR4100Ω+UCC(+5V)V5R2750ΩR3360ΩR53kΩAE&ENFEVD电路结构①E＝0时，二极管VD导通，三极管V1基极和V2基极均被钳制在低电平，因而V2～V5均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平3种状态。②E＝1时，二极管D截止，三态门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：F=A，A＝0时F＝1，为高电平；A＝1时F＝0，为低电平。uA+UDD+10VVPVN+UDD+10V+UDD+10VSSRONPRONN10V0V(a)电路(b)VN截止、VP导通(c)VN导通、VP截止uFuFFY（1）uA＝0V时，VN截止，VP导通。输出电压uF＝VDD＝10V。（2）uA＝10V时，VN导通，VP截止。输出电压uF＝0V。AF6.3.2CMOS门电路1、CMOS非门BF+UDDAVP1VN1VN2VP2BAF①A、B当中有一个或全为低电平0时，VN1、VN2中有一个或全部截止，VP1、VP2中有一个或全部导通，输出F为高电平1。②只有当输入A、B全为高电平1时，VN1和VN2才会都导通，VP1和VP2才会都截止，输出F才会为低电平0。2、CMOS与非门BF+UDDAVN1VP2VN2VP1BAF①只要输入A、B当中有一个或全为高电平1，VP1、VP2中有一个或全部截止，VN1、VN2中有一个或全部导通，输出F为低电平0。②只有当A、B全为低电平0时，VP1和VP2才会都导通，VN1和VN2才会都截止，输出F才会为高电平1。3、CMOS或非门6.4逻辑代数将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有3种基本运算：与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非）。6.4.1逻辑代数的公式和定理与运算：111001010000（2）基本运算或运算：111101110000非运算：1001（1）常量之间的关系与运算：0100