第七章半导体存储器和可编程逻辑器件.

《数字电子技术基础》《数字电子技术基础》电子课件郑州大学电子信息工程学院2019年12月19日《数字电子技术基础》第七章半导体存储器和可编程逻辑器件《数字电子技术基础》7.1概述能存储大量二值信息的器件一、一般结构形式输入/出电路I/O输入/出控制！单元数庞大！输入/出引脚数目有限《数字电子技术基础》二、分类1、从存/取功能分：①只读存储器(Read-Only-Memory）②随机读/写（Random-Access-Memory）2、从工艺分：①双极型②MOS型EPROMROMROM可擦除的可编程可编程掩膜RAMRAM动态静态《数字电子技术基础》7.2ROM7.2.1掩膜ROM一、结构《数字电子技术基础》二、举例《数字电子技术基础》地址数据A1A0D3D2D1D0000101011011100100111110A0~An-1W0W(2n-1)D0Dm《数字电子技术基础》两个概念：•存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0”•存储器的容量：“字数x位数”《数字电子技术基础》掩膜ROM的特点：出厂时已经固定，不能更改，适合大量生产简单，便宜，非易失性《数字电子技术基础》7.2.2可编程ROM（PROM）总体结构与掩膜ROM一样，但存储单元不同写是一次性编程，不能改！！编程时将不用的熔断有出厂时，每个结点上都熔丝由易熔合金制成《数字电子技术基础》7.2.2可编程ROM（PROM）总体结构与掩膜ROM一样，但存储单元不同写入时，要使用编程器《数字电子技术基础》7.2.3可擦除的可编程ROM（EPROM）总体结构与掩膜ROM一样，但存储单元不同一、用紫外线擦除的PROM（UVEPROM）MOSInjuctionAvlanchegateFloating:FAMOS空穴对，提供泄放通道生电子“擦除”：通过照射产“写入”：雪崩注入《数字电子技术基础》管叠栅注入MOS)MOSInjuctiongateStacked(SIMOS浮置栅控制栅:G:Gfc通处正常逻辑高电平下导上未充负电荷，则若导通处正常逻辑高电平下不上充以负电荷，则若工作原理：cfcfGGGG《数字电子技术基础》年）光灯下分钟（阳光下一周，荧紫外线照射空穴对，提供泄放通道生电子“擦除”：通过照射产形成注入电荷到达吸引高速电子穿过宽的正脉冲，上加同时在发生雪崩击穿）间加高压（“写入”：雪崩注入33020502525202~,GSiOms,VG,V~SD,fc《数字电子技术基础》二、电可擦除的可编程ROM（E2PROM）总体结构与掩膜ROM一样，但存储单元不同)MOS(FLOTOXUVEPROM管浮栅隧道氧化层采用点擦除慢，操作不便的缺为克服“隧道效应”电子会穿越隧道）当场强达到一定大小（厚度之间有小的隧道区，与,cm/Vm*SiODGf78210102《数字电子技术基础》导通）下，电压（未充电荷时，正常读出截止）下，电压（充电荷后，正常读出工作原理：TVGTVGGCCf33fjCiGBms,VG,W*电子隧道区接的正脉冲，加充电：01020上电荷经隧道区放电加正脉冲，，接放电：fjiCGB,WG*0《数字电子技术基础》三、快闪存储器（FlashMemory）为提高集成度，省去T2（选通管）改用叠栅MOS管（类似SIMOS管）（隧道区）区有极小的重叠区与）更薄（与衬底间SG*nm~OSG*fif15102的正脉冲，加接），加正压（，充电利用雪崩注入方式向工作原理：usVGVVSDG*cssf101206上电荷经隧道区放电的正脉冲加放电，利用隧道效应fsscfGns,VV,GG100120《数字电子技术基础》7.2.4用存储器实现组合逻辑函数一、基本原理从ROM的数据表可见：若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数地址数据A1A0D3D2D1D0000101011011100100111110《数字电子技术基础》地址数据A1A0D3D2D1D0000101011011100100111110《数字电子技术基础》二、举例ABCDDCBAYDCBADABCYBCDADBCDCBAYCBABCAYROM4321产生：用),(mY),(mY),,,(mY),,,(mY15214414107676324321《数字电子技术基础》《数字电子技术基础》•用EPROM实现三角波•见P267《数字电子技术基础》7.3RAM7.3.1静态随机存储器（SRAM）一、结构与工作原理《数字电子技术基础》《数字电子技术基础》二、SRAM的存储单元作存储单元触发器，为基本RST~T41相通、与、导通，行中被选中，时，能在jjiBBQQT,TX6511单元与缓冲器相连列第行第导通，这时时，所在列被选中，jiT,TYj871，读操作截止，与导通，则若时，当OIQAAA,WRCS32110，写操作导通，与截止，则若QOIAAA,WR3210六管N沟道增强型MOS管《数字电子技术基础》7.3.2*动态随机存储器（DRAM）动态存储单元是利用MOS管栅极电容可以存储电荷的原理《数字电子技术基础》7.4存储器容量的扩展7.4.1位扩展方式适用于每片RAM,ROM字数够用而位数不够时接法：将各片的地址线、读写线、片选线并联即可例：用八片1024x1位→1024x8位的RAM《数字电子技术基础》7.4.2字扩展方式适用于每片RAM,ROM位数够用而字数不够时CSWRA~AOI~OI片选信号：写信号：读地址线：数据线：/70701024x8RAM70OI......................OI9870A,A,A......AWRWRA,A,A~AOI~OI写信号：读地址线：数据线：/987070例：用四片256x8位→1024x8位RAM《数字电子技术基础》)~~:A(~110025625670个地址个字，需要每一片提供CS,Y~YAAA,A分别接四片的译成即将两位代码区分四片用308989102376876751251125625501110010007070707~~~~A~A,A~A,A~A,A~A四片的地址分配就是：00011101101110110111111089AA4321CSCSCSCS《数字电子技术基础》《数字电子技术基础》7.4概述一、PLD的基本特点：1.数字集成电路从功能上有分为通用型、专用型两大类2.PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的数字系统《数字电子技术基础》二、PLD的发展和分类PROM是最早的PLD1.PAL可编程逻辑阵列2.FPLA现场可编程阵列逻辑3.GAL通用阵列逻辑4.EPLD可擦除的可编程逻辑器件5.FPGA现场可编程门阵列6.ISP-PLD在系统可编程的PLD《数字电子技术基础》三、LSI中用的逻辑图符号《数字电子技术基础》FPLA组合电路和时序电路结构的通用形式A0~An-1W0W(2n-1)D0Dm《数字电子技术基础》组合电路和时序电路结构的通用形式可编程的“或”阵列可编程的“与”阵列例子见P276《数字电子技术基础》7.5PAL（ProgrammableArrayLogic）一、基本结构形式可编程“与”阵列+固定“或”阵列+输出电路最简单的形式为：二、编程单元出厂时，所有的交叉点均有熔丝《数字电子技术基础》三、PAL的输出电路结构和反馈形式1、专用输出结构用途：产生组合逻辑电路《数字电子技术基础》2.可编程输入/出结构用途：组合逻辑电路，有三态控制可实现总线连接可将输出作输入用《数字电子技术基础》3.寄存器输出结构用途：产生时序逻辑电路《数字电子技术基础》4.异或输出结构时序逻辑电路还可便于对“与-或”输出求反《数字电子技术基础》5.运算反馈结构时序逻辑电路可产生A、B的十六种算术、逻辑运算《数字电子技术基础》7.6GAL（GenericArrayLogic）一、电路结构形式可编程“与”阵列+固定“或”阵列+可编程输出电路OLMC二、编程单元采用E2CMOS可改写《数字电子技术基础》GAL16V8《数字电子技术基础》三、OLMC数据选择器《数字电子技术基础》7.8FPGA（FieldProgrammableGateArray）一、基本结构1.IOB2.CLB3.互连资源4.SRAM《数字电子技术基础》1.IOB可以设置为输入/出；输入时可设置为：同步（经触发器）异步（不经触发器）《数字电子技术基础》2.CLB可配置逻辑块：本身包含了组合电路和触发器，可构成小的时序电路，将许多CLB组合起来，可形成大系统《数字电子技术基础》3.互连资源《数字电子技术基础》4.SRAM分布式每一位触发器控制一个编程点《数字电子技术基础》二、编程数据的装载1.数据可先放在EPROM或PC机中2.通电后，自行启动FPGA内部的一个时序控制逻辑电路，将在EPROM中存放的数据读入FPGA的SRAM中3.“装载”结束后，进入编程设定的工作状态！！每次停电后，SRAM中数据消失下次工作仍需重新装载《数字电子技术基础》7.9PLD的编程以上各种PLD均需离线进行编程操作，使用开发系统一、开发系统1.硬件：计算机+编程器2.软件：开发环境（软件平台）VHDL,Verilog真值表，方程式，电路逻辑图（Schematic）,状态转换图（FSM）《数字电子技术基础》二、步骤•抽象（系统设计采用Top-Down的设计方法）•选定PLD•选定开发系统•编写源程序（或输入文件）•调试，运行仿真，产生下载文件•下载•测试