组合逻辑电路的分析方法

组合逻辑电路组合逻辑电路的分析方法一．组合逻辑电路的特点组合逻辑电路是数字电路中最简单的一类逻辑电路，其特点是功能上无记忆，结构上无反馈。即电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。二．组合逻辑电路的分析方法例1：组合电路如图1所示，分析该电路的逻辑功能。图1例1电路图组合逻辑电路的设计方法组合逻辑电路的设计一般应以电路简单、所用器件最少为目标，并尽量减少所用集成器件的种类，因此在设计过程中要用到前面介绍的代数法和卡诺图法来化简或转换逻辑函数。例2：设计一个三人表决电路，结果按“少数服从多数”的原则决定。例3：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现。解：（1）列真值表：对于输入，设有信号为逻辑“1”；没信号为逻辑“0”。对于输出，设允许通过为逻辑“1”；不设允许通过为逻辑“0”。（2）由真值表写出各输出的逻辑表达式：00IL101IIL2102IIIL这三个表达式已是最简，不需化简。但需要用非门和与门实现，且L2需用三输入端与门才能实现，故不符和设计要求。化简最简（或最变换问题实际逻辑逻辑图真值表逻辑表达式合理）表达式（3）根据要求，将上式转换为与非表达式：00IL表4.2.2例4.2.2真值表101IIL2102102IIIIIIL（4）画出逻辑图如图4.2.5所示，可用两片集成与非门7400来实现。可见，在实际设计逻辑电路时，有时并不是表达式最简单，就能满足设计要求，还应考虑所使用集成器件的种类，将表达式转换为能用所要求的集成器件实现的形式，并尽量使所用集成器件最少，就是设计步骤框图中所说的“最合理表达式”。图2例3逻辑图常用中规模组合逻辑部件的原理和应用全加器在多位数加法运算时，除最低位外，其他各位都需要考虑低位送来的进位。全加器就具有这种功能。全加器的真值表如表所示。表中的Ai和Bi分别表示被加数和加数输入，Ci-1表示来自相邻低位的进位输入。Si为本位和输出，Ci为向相邻高位的进位输出。全加器的真值表输入输出AiBiCI-1SiCi0000010100111001011101110010100110010111由真值表直接写出Si和Ci的输出逻辑函数表达式，再经代数法化简和转换得：1iii1iii1iii1iiiiCBACBACBACBAS输入输出I0I1I2L0L1L20001××01×0010001000100011iii1iii1iii)()(CBACBACBA1iii1iii1iii1iiiiCBACBACBACBAC1i-iiii)C(BABA画出全加器的逻辑电路如图（a）所示。图（b）所示为全加器的代表符号。图3全加器（a）逻辑图（b）符号编码器与译码器编码器的基本概念及工作原理编码——将字母、数字、符号等信息编成一组二进制代码。例：键控8421BCD码编码器。左端的十个按键S0～S9代表输入的十个十进制数符号0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0。输出对应的8421码，为4位码，所以有4个输出端A、B、C、D。图4.3.1键控8421BCD码编码器由真值表写出各输出的逻辑表达式为：9898SSSSA76547654SSSSSSSSB76327632SSSSSSSSC9753197531SSSSSSSSSSD表4.3.1键控8421BCD码编码器真值表输入输出S9S8S7S6S5S4S3S2S1S0ABCDGS111111111111111111101111111101111111101111111101111111101111111101111111101111111101111111101111111101111111110000000001000110010100111010010101101101011111000110011画出逻辑图，如图4.3.1所示。其中GS为控制使能标志，当按下S0～S9任意一个键时，GS=1，表示有信号输入；当S0～S9均没按下时，GS=0，表示没有信号输入，此时的输出代码0000为无效代码。二．二进制编码器用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。3位二进制编码器有8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表见表4.3.2，输入为高电平有效。表4.3.2编码器真值表输入输出I0I1I2I3I4I5I6I7A2A1A01000000001000000001000000001000000001000000001000000001000000001000001010011100101110111由真值表写出各输出的逻辑表达式为：76542IIIIA76321IIIIA75310IIIIA用门电路实现逻辑电路。A&1&&A0A21I3I1II1117I41I16I02I511图4.3.23位二进制编码器三．优先编码器优先编码器——允许同时输入两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。74148是一种常用的8线-3线优先编码器。其功能如表所示，其中I0～I7为编码输入端，低电平有效。A0～A2为编码输出端，也为低电平有效，即反码输出。其他功能：（1）EI为使能输入端，低电平有效。（2）优先顺序为I7→I0，即I7的优先级最高，然后是I6、I5、…、I0。（3）GS为编码器的工作标志，低电平有效。（4）EO为使能输出端，高电平有效。74148优先编码器真值表输入输出EII0I1I2I3I4I5I6I7A2A1A0GSEO1××××××××0111111110×××××××00××××××010×××××0110××××01110×××011110××0111110×011111100111111111111111100000100101010010110110001101011100111101其逻辑图如图所示。7IEII1I2I543I6IIA01A2AEOGS0I111111111111≥1≥1≥1≥1&&&&（a）74148优先编码器的逻辑图四．编码器的应用1．编码器的扩展集成编码器的输入输出端的数目都是一定的，利用编码器的输入使能端EI、输出使能端EO和优先编码工作标志GS，可以扩展编码器的输入输出端。图4.3.4所示为用两片74148优先编码器串行扩展实现的16线—4线优先编码器。0I1I2I3I4I5I6I7IA2A1A0GSEOEI74148(2)I01I2II3I4I56I7IA21A0AGSEOEI74148(1)1X2XX560X7XX3XX4X14915X813XX10XX1112XXGSY0Y1Y2Y3EOEI0&&&&串行扩展实现的16线—4线优先编码器它共有16个编码输入端，用X0～X15表示；有4个编码输出端，用Y0～Y3表示。片1为低位片，其输入端I0～I7作为总输入端X0～X7；片2为高位片，其输入端I0～I7作为总输入端X8～X15。两片的输出端A0、A1、A2分别相与，作为总输出端Y0、Y1、Y2，片2的GS端作为总输出端Y3。片1的输出使能端EO作为电路总的输出使能端；片2的输入使能端EI作为电路总的输入使能端，在本电路中接0，处于允许编码状态。片2的输出使能端EO接片的输入使能端EI，控制片1工作。两片的工作标志GS相与，作为总的工作标志GS端。电路的工作原理为：当片2的输入端没有信号输入，即X8～X15全为1时，GS2=1（即Y3=1），EO2=0（即EI1=0），片1处于允许编码状态。设此时X5=0，则片1的输出为A2A1A0=010，由于片2输出A2A1A0=111，所以总输出Y3Y2Y1Y0=1010。当片2有信号输入，EO2=1（即EI1=1），片1处于禁止编码状态。设此时X12=0（即片2的I4=0），则片2的输出为A2A1A0=011，且GS2=0。由于片1输出A2A1A0=111，所以总输出Y3Y2Y1Y0=0011。2．组成8421BCD编码器如图所示是用74148和门电路组成的8421BCD编码器，输入仍为低电平有效，输出为8421DCD码。工作原理为：当I9、I8无输入（即I9、I8均为高平）时，与非门G4的输出Y3=0，同时使74148的EI=0，允许74148工作，74148对输入I0～I7进行编码。如I5=0，则A2A1A0=010，经门G1、G2、G3处理后，Y2Y1Y0=101，所以总输出Y3Y2Y1Y0=0101。这正好是5的842lBCD码。当I9或I8有输入（低电平）时，与非门G4的输出Y3=1，同时使74148的EI=1，禁止74148工作，使A2A1A0=111。如果此时I9=0，总输出Y3Y2Y1Y0=1001。如果I8=0，总输出Y3Y2Y1Y0=1000。正好是9和8的842lBCD码。74148组成8421BCD编码器译码器的基本概念及工作原理译码器——将输入代码转换成特定的输出信号。假设译码器有n个输入信号和N个输出信号，如果N=2n，就称为全译码器，常见的全译码器有2线—4线译码器、3线—8线译码器、4线—16线译码器等。如果N＜2n，称为部分译码器，如二一十进制译码器（也称作4线—10线译码器）等。下面以2线—4线译码器为例说明译码器的工作原理和电路结构。2线—4线译码器的功能如表所示。2线—4线译码器功能表输入输出EIABY0Y1Y2Y31××00000101001111110111101111011110由表可写出各输出函数表达式：BAEIY0BAEIY1BAEIY2ABEIY3用门电路实现2线—4线译码器的逻辑电路如图所示。111ABEI&&&&Y0Y1Y2Y32线—4线译码器逻辑图集成译码器二进制译码器7413874138是一种典型的二进制译码器，其逻辑图和引脚图如图4.3.2所示。它有3个输入端A2、A1、A0，8个输出端Y0~Y7，所以常称为3线—8线译码器，属于全译码器。输出为低电平有效，G1、G2A和G2B为使能输入端。&&&&Y4Y5Y6Y73&2&&Y0&Y1YYA0A1A2G1G2AG2B&1111111（a）图4.3.274138集成译码器逻辑图表4.3.23线—8线译码器74138功能表输入输出G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7×1×××10××100100100100100100100100×××××××××0000010100111001011101111111111111111111111111110111111110111111110111111110111111110111111110111111110111111110译码器的应用1．译码器的扩展利用译码器的使能端可以方便地扩展译码器的容量。图所示是将两片74138扩展为4线—16线译码器。其工作原理为：当E＝1时，两个译码器都禁止工作，输出全1；当E＝0时，译码器工作。这时，如果A3=0，高位片禁止，低位片工作，输出Y0～Y7由输入二进制代码A2AlA0决定；如果A3=1，低位片禁止，高位片工作，输出Y8～Y15由输入二进制代码A2AlA0决定。从而实现了4线—16线译码器功能。G1G2AG2B74138(2)0A1A2A1G2AG2BG74138(1)A1A2A012AA01A3AE0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YYYYY543016YY5Y7YYYYY543016YYY8两片74138扩展为4线—16线译码器2．