搜索
学习要点•触发器的工作原理及逻辑功能•寄存器、计数器的工作原理及构成•555定时器的工作原理及其应用组合电路和时序电路是数字电路的两大类。门电路式组合电路的基本单元；触发器是时序电路的基本单元。时序逻辑电路的特点是电路的状态不仅取决于当时的输入信号，还于电路原来的状态有关。触发器有两个稳定状态0和1态，可以记忆1位二值信号。双稳态触发其按其逻辑功能可分为RS触发器，JK触发器,D触发器和T触发器等；按其结构可分为基本RS触发器，同步触发器，主从触发器和边沿触发器等。基本RS触发器基本RS触发器可由两个“与非”门交叉连接而成，如下图所示。Q与是基本触发器的输出端，两者的逻辑状态在正常条件下能保持相反。这种触发器有两种稳定状态：一个状态是Q=1，=0，称为置位状态（“1”态）；另一个状态是Q=0，=1，称为复位状态（“0”态）。相应的输入端分别称为直接置位端或直接置“1”端（）和直接复位端“0”端（）。基本RS触发器输出与输入的逻辑关系。1）=1，=0所谓=1，就是将端保持高电位；而=0，就是在端加一个负脉冲。设触发器的初始状态为“1”态，即Q=1，=0。这时“与非”门G2有一个输入端为“0”，其输出端变为“1”；而“与非”门G1的两个输入端全为“1”，其输出端Q变为“0”。因此，在端加负脉冲后，触发器就由“1”态翻转为“0”态。如果它的初始态为“0”态，触发器仍保持“0”态不变。2）=0，=1设触发器的初始状态为“0”态，即Q=0，=1。这是“与非”门G1有一个输入端为“0”，其输出端Q变为“1”；而“与非”门G2的两个输入端全为“1”，其输出端变为“0”。因此，在端加负脉冲后，触发器就由“0”态翻转为“1”态。如果它的初始状态为“1”态，触发器人保持“1”太不变。3）=1，=1假如在（1）中由“0”变为“1”（即除去负脉冲），或在（2）中由“0”变为“1”，这样，==1，则触发器保持原状态不变。这就是它具有存储或记忆功能。4）=0，=0当端和端同时加负脉冲时，两个“与非”门输出端都为“1”，这就达不到Q与的状态应该相反的逻辑要求。但当负脉冲除去后，触发器将由各种偶然因素决定其最终状态。因此这种情况在使用中应该禁止出现。可知，基本RS触发其由两个稳定状态，它可以直接置位或复位，并具有存储或记忆的功能。在直接置位端加负脉冲（=0）即可置位，在直接复位端加负脉冲（=0）即可复位。负脉冲除去以后，直接置位端和复位端都处于“1”态高电平（平时固定接高电平），此时触发器保持原状态不变，实现存储或记忆功能。但是复脉冲不可同时加在直接置位端和直接复位端。基本RS触发器的状态表见上图（c）。上图（b）是基本RS触发器的图形符号，途中输入端引线上靠近方框的小圆圈是表示触发器用负脉冲“0电平”来置位或复位,即低电平有效，故用和表示。同步RS触发器基本触发器是各种双稳态触发器的共同部分。同步触发器还有导引带你路（或称控制电路）部分，通过它把输入信号引导到基本触发器。下图是同步RS触发器的逻辑图，其中，“与非”门G1和G2构成基本触发器，“与非”门G3和G4构成导引电路。R和S是置“0”和置“1”信号的输入端。C是时钟脉冲输入端。控制触发器的翻转时刻，它是一种控制命令。通过导引电路来实现时钟脉冲对输入端R和S的控制。和时直接复位和直接置位端，就是不经过时钟脉冲C的控制可以对基本触发器置“0”或“1”。一般用在工作之初，预先使触发器处于某一给定状态，在工作过程中不用它们。不用时让它们处于“1”态（高电平）。触发器的输出状态与R,S端输入状态的关系列在上图的状态表中。表示时钟脉冲到来之前触发器的输出状态，表示时钟脉冲来到之后的状态。工作过程：时钟脉冲（正脉冲）来到后，C端变为“1”,R和S的状态就起作用了。如果此时S=1,R=0,则G3门输出将变为“0”，向G1们送去一个置“1”负脉冲，触发器的输出端Q将处于“1”态。如果此时S=0,R=1,则G4门将向G2门送置“0”负脉冲，Q将处于“0”态。如果此时S=R=0，则G3门和G4门均保持“1”态，不向基本触发器送负脉冲；在这种情况下，时钟脉冲过去之后的新状态和时钟脉冲来到以前的状态一样。如果此时S=R=1，则G3和G4们都向基本触发器送负脉冲，使G1门和G2门输出端都为“1”，这违背了Q于应该相反的逻辑要求。当时钟脉冲过去以后，G1门和G2门的输出端哪一个将处于“1”态是不定的，这种不正常情况应该避免出现。上图是同步RS触发器的工作波形图，图中g3和g4是相应“与非”门G3和G4的输出端波形。可控RS触发器的逻辑功能比基本触发器多一些，他不但可以实现记忆和存储，还具有计数功能。如果将可控RS触发器的端联到S端，Q端联到R端，在时钟脉冲端C加上计数脉冲，如图22.1.4所示。这样的触发器具有计数的功能，来一个计数脉冲技能翻转一次，翻转的次数等于脉冲的个数，所以可以用它来构成计数器。JK触发器下图（a）是主从型JK触发器的逻辑图，它由两个“与非”门构成的可控RS触发器组成，两者分别称为主触发器和从触发器。此外，还通过一个“非”门将两个触发器联系起来。这种就是触发器的主从型结构。工作原理：当时钟脉冲来到后，即C＝1时，“非”门的输出为“0”，故从触发器的状态不变。至于这时主触发器是否翻转，要看它的状态以及J,K输入端所处状态而定（在图中S=JQ,R=KQ）.当C从“1”下跳变为“0”时，主触发器的状态不变。这时“非”门的输出为“1”，主触发器就可以将信号送到从触发器，使两者状态一致。例如主触发器为“1”态，当“非”门的输出上跳变为“1”时，由于从触发器的S=1和R=0，故使它也处于“1”态。可见，在时钟脉冲来到之前（即C=0时），触发器的状态（即从触发器的状态）于主触发器的状态是一致的。还可见到，这种触发器不会“空翻”。因为C=1期间，从触发器的状态不会改变；而等到C下跳为“0”时，从触发器或翻转或保持原态，但主触发器的状态也不会改变。逻辑功能分析：1）J=1,K=1设时钟脉冲来到之前，即C=0时，触发器的初始状态为“0”态，这时主触发器的S=JQ=1,R=KQ=0.当时时钟脉冲来到后，即C=1时，由于主触发器的S=1和R=0,故翻转为“1”态。当C从“1”下跳为“0”时，由于这时从触发器的S=1和R=0，它也就翻转为“1”态。反之，设初始状态为“1”态，这时主触发器的S=0和R=1，当C=1时，它翻转为“0”态；当C下跳为“0”时，从触发器也翻转为“0”态。可见JK触发器在J=K=1的情况下，来一个时钟脉冲，就使它翻转一次。这表明，在这情况下，触发器具有计数功能。2）J=0,K=0设触发器的初始状态为“0”态。当C=1时，由于主触发器的S=0和R=0，它的状态保持不变。当C下跳时，由于从触发器的S=0,R=1,也保持原态不变。如果初始状态为“1”态，也保持原态不变。3）J=1,K=0设触发器的初始状态为“0”态。当C=1时，由于主触发器的S=1和R=0,故翻转为“1”态。当C下跳时，由于从触发器的S=1和R=0，故也翻转为“1”态。如果初始状态为“1”态，主触发器由于S=0和R=0，当C＝1时保持原态不变；从触发器由于S=1和R=0,当C下跳时也保持“1”态不变。4）J=0,K=1不论触发器原来处于什么状态，下一个状态一定是“0”态。D触发器D触发器可以由JK触发器加“非”门构成。（a）图形符号(b)状态表(c)工作波形图D触发器具有在时钟脉冲上升沿触发的特点，其逻辑功能为：输出端Q的状态随着输入端D的状态而变化，但总比输入端状态的变化晚一步，即某个时钟脉冲来到之后Q的状态和该脉冲来到之前D的状态一样。寄存器寄存器用来暂时存放参与运算的数据和运算结果，由具有存储功能的触发器组合起来构成。一个触发器只能寄存一位二进制数，要存多位数时，就得用多个触发器。常用的有四位，八位，十六位等寄存器。寄存器存放数码的方式有并行和串行两种。从寄存器取出数码的方式也有并行方式和串行方式两种。寄存器常分为数码寄存器和移位寄存器两种，其区别在于有无移位的功能。数码寄存器这种寄存器只有寄存数码和清除原有数码的功能。下图是由D触发器（上升沿触发）组成的四位数码寄存器。无论寄存器原来的内容是什么，只要时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0—D3就立即被送进寄存器中。当时钟脉冲CP消失后，寄存器就保持D3D2D12D0的状态不变。移位寄存器移位寄存器不仅有存放数码而且有移位的功能。所谓移位指：就是每当来一个正脉冲（时钟脉冲），触发器的状态便向右或向左移一位，也就是指寄存的数码可以在移位脉冲的控制下依次进行移位。下图是由JK触发器组成的四位移位寄存器工作过程：F0接成D触发器，数码由D端输入。设寄存器的二进制数为“1011”，按移位脉冲（即时钟脉冲）的工作节拍从高位到低位依次串行送到D端。工作之初先清零。首先D=1，第一个移位脉冲的下降沿来到时使触发器F0翻转，Q0＝1，其他仍保持“0”态。接着D=0，第二个移位脉冲的下降沿来到时使F0和F1同时翻转，由于F1的J端为1，F0的J端为0，所以Q1＝1，Q0＝0，Q2和Q3仍为“0”。表22.2.1是其状态表，移位一次，存入一个新数码，直到第四个脉冲的下降沿来到时，存数结束。这时，可以从四个触发器的Q端得到并行的数码输出。如果再经过四个移位脉冲，则所存的“1011”逐位从Q3端串行输出。计数器计数器是数字系统中具有记忆功能的一种电路，它用以累计输入脉冲的个数，实现记数操作功能。一般由触发器构成。计数器的种类很多，按各个触发器触发脉冲的来源可分为同步和异步计数器；按计数器进位方式可分为二进制，十进制及N进制计数器；按计数器中数值的增减情况可分为加法，减法和可逆计数器。二进制按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.在电路图中J、Ｋ悬空表示J、K=1高位的触发器在当相邻低位触发器由1变0时翻转工作波形如下图清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲每个触发器翻转的时间有先后，与计数脉冲不同步同步二进制加法计数器同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。三位同步二进制加法计数器工作原理：计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K的状态。最低位触发器F0每一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。十进制计数器十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排。十进制同步加法计数器电路22分分频频44分分频频88分分频频C12345678Q0Q1Q2RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲C12345678Q0Q1Q2工作波形如图：RDQJKQF0QJKQF1C计数脉冲QJKQF2QJKQQ3F3Q2Q1Q0Q0Q1Q2Q3C12345678910