第4章主存储器.

1、存储器概述外部特性，性能参数，层次结构2、静态存储器和动态存储器存储单元构成一位存储单元及存储阵列，多端口SRAM3、半导体ROM存储器MROM，PROM，EPROM，EEPROM，FLASH4、存储器芯片构成以及存储器主要技术指标5、存储器扩展技术位、字、字位扩展第四章主存储器本章将解决的主要问题1、半导体存储器的分类、组成及组成部件的作用及工作原理、读/写操作的基本过程。2、SRAM、DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解DRAM刷新的基本概念。3、半导体存储器的主要技术指标、芯片的扩充、CPU与半导体存储器间的连接。4.1主存储器处于全机中心地位(1)当前计算机正在执行的程序和数据(除了暂存于CPU寄存器的)均存放在存储器中。CPU直接从存储器取指令或存取数据。(2)计算机系统中输入输出设备数量增多，数据传送速度加快，因此采用了直接存储器存取(DMA)技术和I/O通道技术，在存储器与输入输出系统之间直接传送数据。(3)共享存储器的多处理机的出现，利用存储器存放共享数据，并实现处理机之间的通信，更加强了存储器作为全机中心的地位。由于中央处理器都是由高速器件组成，不少指令的执行速度基本上取决于主存储器的速度。所以，计算机解题能力的提高、应用范围的日益广泛和系统软件的日益丰富，无一不与主存储器的技术发展密切相关。存储器概述1、存储器：是计算机系统中的记忆设备，用来存放程序和数据。2、存储元：存储器的最小组成单位，用以存储1位二进制代码。3、存储单元：是CPU访问存储器基本单位，由若干个具有相同操作属性的存储元组成。4、单元地址：在存储器中用以表识存储单元的唯一编号，CPU通过该编号访问相应的存储单元。5、字存储单元：存放一个字的存储单元，相应的单元地址叫字地址。6、字节存储单元：存放一个字节的存储单元，相应的单元地址叫字节地址7、按字寻址计算机：可编址的最小单位是字存储单元的计算机。8、按字节寻址计算机：可编址的最小单位是字节的计算机。9、存储体：存储单元的集合，是存放二进制信息的地方几个基本概念存储器各个概念之间的关系单元地址00…0000…01........XX…XX存储单元存储元存储容量存储体4.2存储器分类1.按存储介质分半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。2.按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。3.按存储器的读写功能分只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。4.按信息的可保存性分非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。5.按在计算机系统中的作用分根据存储器在计算机系统中所起的作用，可分为:主存储器、辅助存储器、高速缓冲存储器、控制存储器等。半导体存储器只读存储器ROM随机读写存储器RAM掩膜ROM可编程ROM（PROM）可擦除ROM（EPPROM）电擦除ROM（E2PROM）静态RAM（SRAM）动态RAM（DRAM）半导体存储器存储器层次结构容量大，速度快，成本低。•为解决三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。•对存储器的要求是：寄存器Cache主存储器辅助存储器名称高速缓冲存储器主存储器外存储器简称Cache主存外存用途高速存取指令和数据存放计算机运行期间的大量程序和数据存放系统程序和大型数据文件及数据库特点存取速度快，但存储容量小存取速度较快，存储容量不大存储容量大，位成本低存储器的用途和特点4.3主存储器的技术指标存储容量；存取时间(存储器访问时间）、存储周期和存储器带宽；可靠性；功耗及集成度。指标存储容量存取时间存储周期存储器带宽含义在一个存储器中可以容纳的存储单元总数启动到完成一次存储器操作所经历的时间连续启动两次操作所需间隔的最小时间单位时间里存储器所存取的信息量表现存储空间的大小主存的速度主存的速度数据传输速率技术指标单位字数，字节数ｎｓｎｓ位/秒，字节/秒•可靠性主存储器的可靠性通常用平均无故障时间MTBF(MeanTimeBetweenFailures)来表征。MTBF指连续两次故障之间的平均时间间隔。显然，MTBF越长，意味着主存的可靠性越高，•功耗作为目前的主存储器的主体的半导体存储器的功耗包括“维持功耗”和“操作功耗”，应在保证速度的前提下尽可能地减小功耗，特别是要减小“维持功耗”。•集成度所谓集成度是指在一片数平方毫米的芯片上能集成多少个存储单元，每个存储单元存储一个二进制位，所以集成度常表示为位/片。4.4主存储器的基本操作主存储器用来暂时存储CPU正在使用的指令和数据，它和CPU的关系最为密切。主存储器和CPU的连接是由总线支持的，连接形式如图所示。SRAM存储器DRAM存储器4.5读写存储器主存储器的逻辑组成010110100101101001011010010110100101101001011010保持1，0的双稳态电路1000H1001H1002H1003H1004H1005H地址内容存储单元SRAM存储器1.基本存储元基本存储元是组成存储器的基础和核心,它用来存储一位二进制信息0或1。六管基本存储单元电路X地址译码线Y地址译码线T6T5VCC(+5V)BABT1T2T3T4T7T8••••••••DD写入读出六管SRAM存储器两种状态T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)Y地址译码线I/O截止状态导通装态低电位高电位ABX地址译码线I/OT4T3Vss(0V)T1T2T5T7T8T6VDD(5V)Y地址译码线I/OABX地址译码线I/O六管SRAM存储器读操作T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)YX地址译码线I/O截止状态导通装态低电位高电位ABDDI/O六管SRAM存储器写操作T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)I/O截止状态导通装态低电位高电位ABDX地址译码线Y地址译码线DI/OX0Y0D位存储体DXX1X2X3Y1存储矩阵D位存储体DXD位存储体DXD位存储体DXD位存储体DXD位存储体DXD位存储体DXD位存储体DX64x64存储矩阵I/O电路存储矩阵64×64＝4096…………X0X1X630,01,063,0…Y00,11,163,1…Y10,631,6363,63…Y6316×1bitSRAM2.SRAM存储器的组成一个SRAM存储器由存储体、读写电路、地址译码电路和控制电路等组成。…X0X1存储单元阵列存储单元阵列存储单元阵列X向驱动器I/O电路n位X向地址DBUS…控制电路RDWRCSX向地址译码器…Y0Y1m位Y向地址Y向地址译码器Y向驱动器3.SRAM存储器芯片实例4.存储器的读、写周期在与CPU连接时,CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。读周期:读周期时间与读出时间是两个不同的概念。读出时间——从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周期时间——则是存储器进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。SRAM存储器时序地址有效CS有效数据输出CS复位地址撤销静态存储器的读周期AdrCSWEDOUT地址对片选的建立时间tsuAdr→CS片选读时间taCS片禁止到输出的传输延迟tPLHCS→DOUTCPU必须在这段时间内取走数据静态存储器的写周期tWCADDtAWWEtOTWCSDouttDStDHDin写周期：地址有效CS有效数据有效CS复位（数据输入）地址撤销常用典型的SRAM芯片有6116、6264、62256等。A7A6A5A4A3A2A1A0D0D1D2GND————————————————————————VCCA8A9WEOEA10CSD7D6D5D4D3124223322421520619718817916101511141213SRAM芯片实例SRAM6116(2K8)输入I/O工作方式CEWEOEDIDOHXXXHigh-Z非选择LHLHigh-ZDO读LLHDIHigh-Z写LLLDIHigh-Z写LHHXHigh-Z选择DRAM存储器1.三管动态存储元2.单管动态存储元数据线行(字)选择CCDT110T1DRAM的单管存储单元:读DRAM的单管存储单元:写单管DRAM的存储矩阵读操作行选择线为高电平，使存储电路中的T1管导通，于是，使连在每一列上的刷新放大器读取电容C上的电压值。刷新放大器的灵敏度很高，放大倍数很大，并且能将从电容上读得的电压值折合为逻辑“0”或者逻辑“1”。列地址（较高位地址）产生列选择信号，有了列选择信号，所选中行上的基本存储电路才受到驱动，从而可以输出信息。在读出过程中，选中行上的所有基本存储电路中的电容都受到打扰，因此为破坏性读出。为了在读出之后，仍能保存所容纳的信息，刷新放大器对这些电容上的电压值读取之后又立即进行重写。写操作行选择线为“1”；T1管处于可导通的状态，如果列选择信号也为“1”则此基本存储电路被选中，于是由数据输入／输出线送来的信息通过刷新放大器和T1管送到电容C。刷新虽然进行一次读／写操作实际上也进行了刷新，但是，由于读／写操作本身是随机的，所以，并不能保证所有的RAM单元都在2ms中可以通过正常的读／写操作来刷新，由此，专门安排了存储器刷新周期完成对动态RAM的刷新。•集成度高，功耗低•具有易失性，必须刷新。•破坏性读出，必须读后重写•读后重写，刷新均经由刷新放大器进行。•刷新时只提供行地址，由各列所拥有的刷新放大器，对选中行全部存储细胞实施同时集体读后重写(再生)。DRAM的电气特征：内部结构——16K×12.DRAM存储芯片实例NCDINWERASA0A2A1GND————————VCCCASDOUTA6A3A4A5A7————————11621531441351261171089Intel2164(64K×1)引脚A0～A7：地址输入线RAS：行地址选通信号线，兼起片选信号作用（整个读写周期，RAS一直处于有效状态）CAS：列地址选通信号线WE：读写控制信号0-写1-读Din：数据输入线Dout：数据输出线DRAM时序读周期：行地址有效行地址选通列地址有效列地址选通数据输出行选通、列选通及地址撤销ADD(a)读周期tCASDout行地址列地址数据WECASRASDRAM时序写周期：行地址有效行地址选通列地址、数据有效列地址选通数据输入行选通、列选通及地址撤销address(b)写周期tRAStCYC行地址列地址数据DinWECASRAS3.DRAM的刷新(1)DRAM的刷新不管是哪一种动态RAM，都是利用电容存储电荷的原理来保存信息的，由于电容会逐渐放电，所以，对动态RAM必须不断进行读出和再写入，以使泄放的电荷受到补充，也就是进行刷新。动态MOS存储器采用“读出”方式进行刷新,先将原存信息读出，再由刷新放大器形成原信息并重新写入。(2)刷新周期从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。一般为2ms,4ms,8ms。(3)刷新方式常用的刷新方式有三种:集中式、分散式、异步式。在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。•集中式刷新RW刷新2刷新1RW128…RW…RW刷新间隔2ms读写/维持刷新过程/死区500ns500ns例如：对128128矩阵存储器刷新。刷新时间相当于128个读周期；设刷新周期为2ms，读/写周期为0.5s，则刷新周期有4000个周期，其中3782个周期（1936s）用来读/写或维持信息；128个周期（64s）用