一款8位RISCMCU的设计

西安电子科技大学硕士学位论文一款8位RISCMCU的设计姓名：耿乃康申请学位级别：硕士专业：微电子学与固体电子学指导教师：张玉明20070101一款8位RISCMCU的设计作者：耿乃康学位授予单位：西安电子科技大学相似文献(10条)1.学位论文马钢精简指令集微处理器流水线架构模型的设计2005随着半导体和通信技术的迅猛发展，人们对嵌入式专用集成电路(ASIC)的要求日益提高。不仅要求芯片有很强的数据处理能力，而且还要满足实时响应、功耗小、故障率低等苛刻条件。目前中国的半导体制造业的蓬勃发展给予中国芯片设计公司采用世界上最先进嵌入式系统技术——片上系统(SOC)一个机会。在任何片上系统模型中，微处理器都是其核心部分，本论文就是提出了一种可以商用化通用微处理器数据通道设计模型。　　通过对比和参照国内外先进的微处理器设计理念和商业方案，决定设计采取精简指令集计算机(RISC)微处理器的设计，因为它满足嵌入式系统对微处理器的基本要求。在指令集方面选取了兼容MIPS指令集的方法，这样不仅微处理器的结构更容易被理解，也减轻了自主编写操作系统的压力。论文设计中采用了五级流水线结构，分别为取指令、指令译码、指令执行、存储器访问和寄存器写回。论文中还设计了部分控制电路来解决由于采用指令并行结构而带来的流水线冲突问题——结构灾害、数据灾害和控制灾害。通过在芯片性能、成本和功耗间折衷考虑，提供了在工程上允许的解决方案。最后，采用半导体设计公司常用的设计文档书写格式，运用硬件描述语言VerilogHDL对整个流水线的数据通道进行详细的行为级建模。2.学位论文王维英8位高速流水线结构MCU的设计2008随着半导体技术和集成电路设计的迅速发展，传统单片机因其尺寸、功耗、速度等特性已经难以满足一些场合的需要。SOC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。MCS-8051是一款非常经典的8位MCU，至今仍得到广泛的应用，但它较低的指令执行速度大大限制了在高速控制中的应用。流水线的设计方法对提高系统工作速度是非常有效的。本文提出了一种基于流水线结构并且与8051指令集兼容的MCU。本文主要对如何在复杂指令集结构的MCU中采用流水线工作方式作了研究，主要工作内容包括以下几个方面：1)根据流水线工作方式的基本原理，对51指令集进行了分析，提出了3级流水线的方案：取指，译码和执行。2)根据3级流水线对MCU结构进行划分并提出实现方法。译码模块采用了硬逻辑布线的译码方式。指令的执行过程实际上是数据在数据通道的流动过程，详细探讨了数据通道的建立和主要指令执行过程中数据流动的路径。3)对系统模块进行了功能扩展，加入JTAG调制模块和DAC串行端口控制模块。满足系统多核调试和数据端口转换的需求。4)采用自顶向下的设计方法，用Verilog建立了MCU的寄存器传输级模型，经过功能仿真验证和全指令集的检测，证明设计的正确性，分析了综合结果，最后将MCU核下载到FPGA进行硬件验证。根据软件仿真和验证结果分析证实，本文设计的MCU在指令平均执行性能指标上比传统8051提高了7倍。3.期刊论文严迎建.徐劲松.陈韬.刘军伟.YANYing-jian.XUJin-song.CHENTao.LIUJun-wei基于指令集模拟器的处理器建模与验证-计算机工程2008,34(5)介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA,MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应用方法.4.学位论文周莉RISC/DSP处理器的结构、微结构设计研究2004集成电路工艺的发展使得将系统集成在一块芯片中实现成为可能,芯片设计进入片上系统(SOC)时代.为了更好的满足嵌入式系统的蓬勃发展,需要不断的对新处理器体系架构进行广泛的研究.传统的精简指令集处理器(RISC)和数字信号处理器(DSP)各自具有不同的指令集结构和微结构特点,适合于不同的应用领域.作为RISC和DSP融合体的RISC/DSP架构,由于既善于执行系统程序,又善于执行信号处理程序,所以能够较好的适应嵌入式系统的发展.该文作者参加了浙江大学信息与电子工程学系SOCR&D小组承担的国家863超大规模集成电路设计重大专项项目,参与开发了具有自主知识产权的RISC/DSP处理器--MD32,并从中总结出结构、微结构设计等方面的一些方法和理论.MD32将RISC与DSP处理器的指令操作、寻址模式等要素充分融合,设计了并行操作、多媒体分裂模式等指令操作,形成了兼有RISC、DSP、SIMD特点的一种新的指令集结构,并在此基础上进行了具有自身特色的RISC/DSP微结构组成设计和统一的流水结构划分,使得RISC/DSP体系既能够发挥RISC处理器的系统执行能力,又具有DSP处理器的数据处理能力,从而使MD32处理器更适合多媒体信息处理的需要.该文的主要内容及创新点包括:提出指令构成及其划分模型的概念,论述了各指令构成域的条件正交性和条件空位,确立了RISC/DSP指令结构的设计目的与特点,并在此基础上融合RISC的面向寄存器指令特点、DSP的面向存储器指令特点、以及SIMD类分裂模式操作,设计实现了具有较为丰富寻址模式和指令操作的MD32RISC/DSP指令体系,研究了其指令构成与结构复杂性、数据通路设计之间的关系,从而确立了MD32微结构设计的依据和基础.根据MD32RISC/DSP指令构成模型,确定MD32微结构模块组成,并提出RISC/DSP流水划分原则.通过对比不同的划分方法,合理安排流水线中指令的执行动作,最终确定出满足系统频率和时序要求的MD32流水结构,使得RISC/DSP指令通过统一的流水安排融合在一起.在MD32设计中采用了具有自身特色的设计方法,探索出一套面向RISC/DSP指令结构的微结构设计原则和方法,如并行设计、内部流水设计、集中控制等.它们将若干复杂指令操作均匀分配在几个流水节拍内完成,实现了任意窗口寻址等复杂指令操作,将整个处理器的数据通路与控制通路分离,减小了电路时延,从而满足了RISC/DSP不同指令功能和系统时钟频率的要求,构成了统一的、紧密联系的、协调的MD32系统结构.对MD32协同验证平台的设计进行了研究.通过软平台中的单元验证、结构验证、系统验证等步骤,以及基于FPGA的硬平台验证,保证了MD32处理器的正确性和完备性.5.学位论文孙建辉基于FPGA的MIPS_CPU的设计2009本文完成了对MIPS-CPU的指令集确定，流水线与架构设计，代码编写，并且在x86计算机上搭建了称为gccmips_elf的仿真系统，完成了对MIPS-CPU硬件系统的模拟仿真，最终完成FPGA芯片的下载与实现。本文完成了包含34条指令的MIPS-CPU指令集的制定，完成了整个MIPS-CPU的架构设计与5级流水线级数的确定。制定了整个CPU的主控制模块的状态转移图；根据MIPS-CPU的指令集的模式，完成了对不同模式下的指令的分析，给出了相应的取指，译码，产生新的程序存储器寻址地址，执行，数据存储器与寄存器文件回写的控制信号，完成取指令模块，译码模块，执行模块，数据回写等模块代码的编写，从而完成了流水线模块的代码设计。重点分析了由于流水线设计而引入的竞争与冒险，分析了在不同流水线阶段可能存在的竞争与冒险，对引起竞争与冒险的原因进行了确定，并通过增加一些电路逻辑来避免竞争与冒险的发生，完成了竞争与冒险检测电路模块以及数据回写前馈电路模块的代码编写，从而解决了竞争与冒险的问题，使设计的5级流水线得以畅顺实现。完成了MIPS-CPU的仿真系统平台的搭建，该仿真器用来对应用程序进行编译，链接与执行，生成相应汇编语言程序以及向量文件(16进制机器码)；并且同时产生相关的Modelsim仿真，及QuartusII下载验证的文件。本设计利用该仿真系统来评估设计的MIPS-CPU的硬件系统，模拟仿真结果证明本文设计的MIPS-CPU可以实现正常功能。本论文课题的研究成功对今后从事专用RISC-CPU设计的同行提供了有益的参考。最终将设计的MIPS-CPU下载到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的QuartusII软件进行了编译与验证，对设计的MIPS-CPU的资源使用，关键路径上的时序，布线情况进行了分析，最终完成各个指标的检查，并且借助QuartusII软件内嵌的SignalTap软件进行软硬件联合调试，结果表明设计的MIPS-CPU功能正常，满足约束，指标正确。6.期刊论文麻巍.龙国强.MAWei.LONGGuo-qiang面向视频应用的专用指令集处理器设计-机电工程2008,25(7)由于专用指令集处理器(ASIP)具备ASIC的高效性与通用处理器的灵活性,在视频处理领域有着广阔的应用前景.设计了一种面向视频应用的SIMD处理器,它包括显式数据置换的专用指令集和专门设计的数据通路和运算单元,实现了高效的视频处理.并采用SMIC0.18μm标准CMOS工艺对该设计进行了VLSI实现,在最差工作条件下,时钟频率可达到180MHz,面积约12.38mm2.表明该处理器能极大地提高视频处理的效率.7.学位论文忻凌针对嵌入式系统的Java虚拟机的硬件实现2004随着集成电路技术的发展,嵌入式系统正在被越来越广泛地使用.从网络、系统控制等高性能设备到个人数字助手(PDA)和手机,都可以见到它的身影.而随着互联网应用市场的高速发展,人们对Java的使用投入了极大的兴趣.仅管Java语言最初因网络发展的需要而产生,但其指令短小、安全、平台无关的特点使得它开始在嵌入式系统中被大量使用,特别是对于那些便携式设备,Java的那些特点似乎生来就是为它们而准备的.嵌入式系统中的关键部分是微处理器,它基本决定了整个嵌入式系统的性能.我们工作的目标是设计一个针对嵌入式系统的微处理器,它执行Java语言有较好性能,并且兼容一种RISC指令集(选用ARM或者MIPS指令集).在20世纪80年代提出的RISC结构的处理器相当适合嵌入式系统的使用.由高级RISC机器公司提供的ARMR处理器和由MIPS技术公司提供的MIPSR处理器是现在世界上最著名和使用最广泛的嵌入式通用微处理器.文中我们将讨论基于嵌入式系统RISC微处理器的Java平台,它的几种实现方式的特点和异同,并提出能以低成本实现基于RISC设计的硬件直接执行Java的字节码.该文中,我们需要设计两个32位嵌入式RISC处理器分别兼容ARM7和MIPS2000.它们是一种新的32位微处理器结构和有一种附加加速JCVM的硬件.在这两个处理器中,不仅能执行本地指令集而且支持Java卡虚拟机指令集.这些处理器的特点是有两个程序执行状态:Java状态和本地状态.我们在两个处理器中分别采用了不同的硬件加速技术来提高Java的执行效率.这些技术包括堆栈寄存器堆、快速本地变量、指令折叠、堆栈指示等.它们能在两个状态间无缝切换,这使得用户能方便地使用Java应用程序和原始的RISC程序而不需要增加额外的处理器.而提高Java执行能力仅仅需要在原初的RISC芯片中增加很小的面积.最后,我们使用TSMC的0.18umCMOS工艺库,完成这些芯片的设计,并使用Xilinx的FPGA板作为我们的硬件验证平台,它能为其它类似的嵌入式微处理器和Java硬件IP的设计提供一个系统环境.8.学位论文叶敏基于FPGA的32位RISC处理器设计与实现2005随着SOC技术、IP技术以及集成电路技术的发展，RISC软核处理器的研究与开发设计开始受到了人们的重视。基于FPGA的RISC软核处理器在各个行业开始得到了广泛的应用，特别是在一些基于FPGA的嵌入式系统中有着越来越广泛的应用前景。该论文在研究了大量国内外技术文献的基础上，总结了RISC处理器发展的现状与水平。认真分析了RISC处理器的基本结构，包括总线结构，流水线处理的原理，以及流水线数