电路图基础.

2019/12/201邓军勇[e-mail]029-85383437第2章电路图基础CMOS集成电路版图--概念、方法与工具CMOS集成电路版图西安邮电学院ASIC中心2019/12/202第2章电路图基础2.12.22.32.42.5MOS晶体管传输门逻辑门理解电路图的连接关系基本电学定律CMOS集成电路版图西安邮电学院ASIC中心2019/12/2032.1MOS晶体管CMOS导通条件阈值损失CMOS集成电路版图西安邮电学院ASIC中心2019/12/2042.1MOSFETStructureCMOS集成电路版图西安邮电学院ASIC中心2019/12/205MOSFETStructureCMOS集成电路版图西安邮电学院ASIC中心2019/12/206NMOSandPMOSwithWellCMOS集成电路版图西安邮电学院ASIC中心2019/12/207导通条件CMOS集成电路版图西安邮电学院ASIC中心2019/12/208NMOS单管开关CMOS集成电路版图西安邮电学院ASIC中心2019/12/209PMOS单管开关CMOS集成电路版图西安邮电学院ASIC中心2019/12/2010CMOS开关RETURNCMOS集成电路版图西安邮电学院ASIC中心2019/12/20112.2逻辑门（Gate）逻辑门可以直接或者组合形成布尔逻辑函数。几乎任何布尔逻辑都可以由单个逻辑门实现，但通常并不这样做。反相器与非门或非门复合逻辑门CMOS集成电路版图西安邮电学院ASIC中心2019/12/20122.2.1反相器inOut0110CMOS集成电路版图西安邮电学院ASIC中心2019/12/20132.2.2两输入与非门（NAND2）In1In2Out001011101110CMOS集成电路版图西安邮电学院ASIC中心2019/12/20142.2.3两输入或非门（NOR2）In1In2Out001010100110CMOS集成电路版图西安邮电学院ASIC中心2019/12/20152.2.4CMOS复合逻辑门同一个组合逻辑可以用不同的电路来实现设计原则包含的门数及管数尽可能的少门的连接关系尽量简单多用反相门（NAND、NOR等），少用同相门（AND、OR等）设计目标减少芯片面积→降低芯片成本缩短互连线→提高传输速度CMOS集成电路版图西安邮电学院ASIC中心2019/12/20162.2.4CMOS复合逻辑门AandBCandDYABCDCMOS集成电路版图西安邮电学院ASIC中心2019/12/20172.2.4CMOS复合逻辑门P管：并与串或N管：串与并或S1S2VDDYCMOS集成电路版图西安邮电学院ASIC中心2019/12/20182.2.4CMOS复合逻辑门CMOS集成电路版图西安邮电学院ASIC中心2019/12/20192.2.4CMOS复合逻辑门GabcdeCMOS集成电路版图西安邮电学院ASIC中心2019/12/20202.2.4CMOS复合逻辑门异或门同或门CMOS集成电路版图西安邮电学院ASIC中心2019/12/20212.3传输门ABOUT00弱001010X11000101110X11弱1IN00001111应用多路选择器异或门、同或门运算电路（如加法器）时序部件CMOS集成电路版图西安邮电学院ASIC中心2019/12/20222.3利用传输门实现异或逻辑CMOS集成电路版图西安邮电学院ASIC中心2019/12/2023镜像电路实现XOR的镜像电路CMOS集成电路版图西安邮电学院ASIC中心2019/12/2024镜像电路实现XOR的镜像电路电路对称版图结构对称CMOS集成电路版图西安邮电学院ASIC中心2019/12/2025镜像电路实现XNOR的镜像电路镜像电路实现CMOS集成电路版图西安邮电学院ASIC中心2019/12/2026准nMOS电路准nMOS结构VpFETnFETpFETSGpDDDDVV永远导通阵列截止开关开路将输出电平上拉到恨ÞÞnMOS逻辑电路用1个pFET为负载OLnFETnFETpFETOLVV阵列导通开关短路将输出电平下拉到低电平但因导通，较大ÞÞCMOS集成电路版图西安邮电学院ASIC中心2019/12/2027准nMOS电路准nMOS反相器:输出低电平CMOS集成电路版图西安邮电学院ASIC中心2019/12/2028准nMOS电路准nMOS反相器:实例CMOS集成电路版图西安邮电学院ASIC中心2019/12/2029准nMOS电路准nMOSNAND2/NOR2CMOS集成电路版图西安邮电学院ASIC中心2019/12/2030准nMOS电路准nMOSAOICMOS集成电路版图西安邮电学院ASIC中心2019/12/2031准nMOS电路准nMOS特点优点电路简单，需要FET数少，占用芯片面积少CMOS门：N个输入需要2N个FET准nMOS门：N个输入需要N+1个FET适用于版图面积受限或者扇入很大或者速度要求较快的场合缺点低电平VOL与pFET和nFET的尺寸比有关（有比逻辑）存在静态功耗（输出低电平时，pFET与PDN形成导电通道）CMOS集成电路版图西安邮电学院ASIC中心2019/12/2032动态CMOS电路基本结构pnp0MMMDDoutoutDDVCVV＝预充电：导通，截止，输出与输入无关，通过对充电，使＝pnn1MMnFETMVoutDDDDVVV＝求值：截止，导通，输入经逻辑阵列运算得到输出若运算结果为逻辑1，则输出为高阻态，保持＝；若运算结果为逻辑0，则输出通过逻辑阵列和放电，使＝0fÞ预充电管:提供输出高电平时钟信号：控制电路的工作并实现同步求值控制管:保证预充电期间无静态功耗实现逻辑操作输出电容：包括结电容、扇出门输入电容和布线电容，保持预充电电平CMOS集成电路版图西安邮电学院ASIC中心2019/12/2033动态CMOS电路版图:NAND3CMOS集成电路版图西安邮电学院ASIC中心2019/12/2034动态CMOS电路（存在的问题）1、输入变量只能在预充电期间变化，在求值阶段必须保持稳定时钟上升沿前：Ma、Mb均截止，CL上电荷充满，以保持其高电平时钟上升沿后：Ma导通，Mb截止，CL上的电荷在CL和CA间重新分配，使Vout有所下降电荷分享（Chargesharing）􀂄FET之间的寄生电容与负载电容分享放电电荷和充电电荷，导致输出电压衰减2、电荷分享（Chargesharing）CMOS集成电路版图西安邮电学院ASIC中心2019/12/2035动态CMOS（存在的问题）012101M221M222DDDDTnTnCLKoutVoutVoutoutVoutoutVoutoutV预充电：＝＝，＝求值：在＝之前的延时期内，导通；直至截止停止，但此时已损失了且无法恢复Þ??薤?揶疍动态CMOS门的输入若出现1→0的翻转，就会导致预充电电荷的损失要避免这种损失，应使动态CMOS门在求值时只出现0→1的翻转，方法是在预充电期间置所有的输入为0在动态CMOS单元之间加1个反相器（多米诺单元）3、多级不能直接级联CMOS集成电路版图西安邮电学院ASIC中心2019/12/2036多米诺逻辑多米诺逻辑单元构成基本动态逻辑静态反相器CMOS集成电路版图西安邮电学院ASIC中心2019/12/2037多米诺逻辑基本逻辑门多米诺逻辑门实例CMOS集成电路版图西安邮电学院ASIC中心2019/12/2038多米诺逻辑逻辑链构成1231230CCCffff＝预充电：、、同时进行，使所有的置0＝1求值：、、依次进行，有如“多米诺骨牌”CMOS集成电路版图西安邮电学院ASIC中心2019/12/2039多米诺逻辑名称由来只有当所有前级的电平转换已完成，本级才会有动作。预充电求值CMOS集成电路版图西安邮电学院ASIC中心2019/12/2040C2MOS电路C2MOS:时钟控制CMOS电路1M1M20M1M2HiZ时，、导通，输出＝静态逻辑运算的结果，与输入有关时，、截止，输出＝高阻态－，与输入无关ff==nFET静态逻辑电路pFET静态逻辑电路三态输出控制CMOS集成电路版图西安邮电学院ASIC中心2019/12/2041C2MOS电路三态反相器0M1M21M1M2DataCOMSnDDnEfVGNDEf、均截止与、均断开，输出为高阻态、均导通成为以为输入端、为输出端的反相器=揶=揶ZHi低电平0三态电路高电平1，常用于将电路与公共总线隔开高阻（－Z）ìïïïïíïïïïîCMOS集成电路版图西安邮电学院ASIC中心2019/12/2042C2MOS电路C2MOS门电路使tr↑使tf↑CMOS集成电路版图西安邮电学院ASIC中心2019/12/2043C2MOS电路C2MOS门:版图CMOS集成电路版图西安邮电学院ASIC中心2019/12/2044C2MOS电路C2MOS门:特点C2MOS的作用通过控制逻辑门的内部操作，同步通过逻辑链的数据流C2MOS的不足高阻态下，电荷泄漏→Vout不能永久保持，其保持时间必须时钟周期→时钟频率ffminVout衰减的原因：电荷泄漏、亚阈值电流等CMOS集成电路版图西安邮电学院ASIC中心2019/12/2045D锁存器电路(传输门实现二选一)QDclkclk!clk!clkclkinputsampled(transparentmode)feedback(holdmode)clk01CMOS集成电路版图西安邮电学院ASIC中心2019/12/2046基于二选一电路的D锁存器正时钟Latch负时钟LatchQ=!clk&Q|clk&DQ=clk&Q|!clk&DQDclk01反馈clk为低时输出等于输入clk为高时输出等于输入QDclk10反馈将反馈环路断开实现输入采样CMOS集成电路版图西安邮电学院ASIC中心2019/12/2047主从D触发器MasterQMD01Q10SlaveQMDclk01Qclk10SlaveMasterclkQMQDclkDFFQDclk=0transparentholdclk=01holdtransparentCMOS集成电路版图西安邮电学院ASIC中心2019/12/20482.4理解电路图连接关系RETURNCMOS集成电路版图西安邮电学院ASIC中心2019/12/20492.5回顾电学基本定律2.5.1欧姆定律2.5.2Kirchhoff定律Kirchhoff电流定律Kirchhoff电压定律2.5.3电阻2.5.4电容2.5.5延时计算CMOS集成电路版图西安邮电学院ASIC中心2019/12/20502.5.1欧姆定律V=I×RMOS管等效电阻CMOS集成电路版图西安邮电学院ASIC中心2019/12/20512.5.2Kirchhoff定律Kirchhoff定律Kirchhoff电流定律：流入任一电学节点的电流的代数和为零；或者，流入节点的电流总和等于流出节点的电流总和。Kirchhoff电压定律：在一个闭环回路中的电压降之和等于该电路外加总电压，即，输入电压总量等于电路中所有的电压降。1230NIIII…++++=123=TIIII…+++123=TVVVV…+++CMOS集成电路版图西安邮电学院ASIC中心2019/12/20522.5.3电阻电阻即导体导电的阻力（能力）。在IC设计中约定，导电层的电阻值计算用每“平方面积”的阻值来表示。“平方面积”定义为导体长度等于宽度时的面积。ρ是导体层的电阻率，单位是Ω/□，l是长度，w是导体的宽度。=lRwr´CMOS集成电路版图西安邮电学院ASIC中心2019/12/20532.5.4电容电容是在指定节点和参考节点之间每单位电压一个物体或导体所能支持的电荷总量。C=ε×A/dCMOS集成电路版图西安邮电学院ASIC中心2019/12/20542.5.5延时计算导线不是一根简单的互连线，而是一个含有电阻、电容等寄生参数的复杂的几何形体。通常将其等效为一个电阻和一个电