直接结构半带抽取滤波器

直接结构半带抽取滤波器设计电子12-11206040124直接结构半带抽取滤波器设计1.概述半带滤波器是一种特殊的低通IFR数字滤波器。这种滤波器由于通带和阻带相对于二分之一Nyqiust频率对称,因而有近一半的滤波器系数精确为零。当作为抽取因子为2的抽取滤波器时,可大大减少滤波的运算量。因此,特别适合作为∑一△A/D转换器中多级抽取滤波器的前级滤波器。抽取滤波器是过采样模数转换器中的重要组成部分。低字率、高采样频率的数字调制信号被转换成高字率、奈奎斯特频率采样的信号。在过采样∑-△A/D转换中，为了滤除∑-△调制器的后面紧接着进行的数字抽取滤波，为了能有效地进行抽取滤波，往往采用多级抽取的方法。本文介绍一种半带IFR滤波器的设计方法,此种滤波器可作为抽取因子为2的抽取滤波器。由下面的推导可知由于半带滤波器有一半的滤波器系数精确为零,采用这种滤波器的多级级联而构成大抽样率系统将是十分有意义的。因为它可使在执行实际滤波过程中的运算量大为减少,从而有利于滤波运算的实时实现。2.设计要求及实现下图为抽样率为2时的框图，其中:Hh(z)为抽取滤波器,Fs为输人采样频率，𝑓𝑠1=𝑓𝑠2为输出采样频率。显然,为了保证经抽取因子为2的抽样率变化后不产生混迭失真，必须将频率在𝑓𝑠/4以上的频率分量全部滤除掉。如果滤除不干净,信号将以𝑓𝑠/4为中心折叠进有用的频带。现在考虑频率特性如图2所示的一种特殊FIR滤波器。它具有如下特性:1.通带纹波δ𝑝与阻带纹δ𝑠相等,即δ𝑝=δ𝑠。2.通带边频F𝑝与阻带边频F𝑠相对与𝑓𝑠/4对称,即F𝑝+F𝑠=𝑓𝑠/2，用数字频率表示:𝜔𝑝+𝜔𝑠=π。此类FIR数字低通滤波器称半带FIR滤波器。显然，当δ𝑠足够小时，半带IFR滤波器可作抽取因子为2的抽取滤波器。因为此时F𝑠-𝑓𝑠/4内的频率分量仅会折叠进𝑓𝑠/4-F𝑝频带内，即在滤波器的过渡带内，不会对感兴趣的(0-F𝑝)频带产生影响。其图如图2所示。图13.数字抽取滤波器的结构为了将高采样率的信号降低到奈奎斯特采样频率,多级结构是最佳选择。对过采率R,可以被分解为M×2N(R、M、N均为整数),级联积分梳状(CIC)滤波器将采样率降低M倍,半带滤波器将采样率降低2N倍。半带滤波器的个数必须足以把CIC滤波器没有滤除的带外噪声全部滤除。CIC滤波器有如下的特点:每一级的字长必须是递增的。输出字长Bmax由给出:Bmax=ceil(L×log2Rcic)+BinBin是数字抽取滤波器的输入字长,Rcic是CIC滤波器实现的采样率降低的倍数,L是CIC滤波器的级联级数。通常L取值为2到8,对应Δ∑调制器阶数从一到七阶。如图1所示,CIC滤波器由8个级联的积分器和8个级联的微分器组成,每个积分器和微分器的前面都用了一个二选一选择器来选择前一级的输出信号是否经过该级。在图1中,用了8个控制信号f1到f8,来控制每个积分器和微分器前面的选择器。为了保证系统的高时钟频率,通常在每级微分器之间假如流水线结构的D触发器,以减短每级微分器之间的关键路径。流水线微分器结构中,两个D触发器之间只有一个减法器。这种CIC滤波器结构可以实现上万倍的过采样率,通常从8倍到16384倍。图2可以用L×log2Rcic来计算输出字长的增加。最小字长增加为Bincmin=Lmin×log2Rcicmin=2×log28=6bits。最大字长增加为数为3阶,输出Bincmax=Lmax×log2Rcicmax(Lmax为8,Rcicmax为16384)。对256倍的过采样率来说,可以被分解为16×2×2×2×2,32×2×2×2,64×2×2,128×2或其他形式(2倍的降采样通常用半带滤波器实现)。整个滤波器的级数通常不超过四级,级数多了因用到的时钟会很多而难以实现。前端调制器的阶字长如果是2bit,要求抽取滤波器输出字长为18bit,那么字长增加16bit。CIC滤波器的级联级数L与调治器的阶数M满足:L=M+1。所以CIC滤波器级联级数L取4。由式1可知,CIC滤波器实现的降采样倍数Rcic至少为16。(Binc=L×log2Rcic=4×log216=16bits)。上面列出的4种情况都满足要求,最佳选择是32×2×2×2,通常用一个补偿滤波器来补偿CIC滤波器的通带滚降。同时该补偿滤波器实现采样率降低两倍。整个滤波器的结构图如图2所示。图24.半带FIR滤波器的设计方法半带滤波器可采用窗口法及等波纹法进行设计。由于等波纹运算比较复杂，这里仅就窗口设计法给予说明。图1给出了半带滤波器的设计参数F𝑝（𝜔𝑝），F𝑠（𝜔𝑠），以及δ𝑝=δ𝑠。由图2可知：窗口法设计时，半带滤波器的理想特性可表示为：𝐻ℎ𝑒𝑗𝜔={𝑒−𝑗𝑎𝜔|𝜔|≤𝜋20𝜋2≤|𝜔|≤𝜋}可以求得：ℎ𝑑(𝑛)=12𝜋∫𝑒−𝑗𝑎𝜔𝑒𝑗𝑎𝜔𝑛𝑑𝜔𝜋2−𝜋2=sin[𝜋2(𝑛−𝑎)]𝜋(𝑛−𝑎)为了满足半带滤波器对F𝑝，F𝑠及δ𝑝=δ𝑠的要求,可对Hd（n）加入凯瑟窗。5.半带滤波器优势Δ∑过采样模数转换器的应用非常广泛,特别是在信号处理应用中,例如数字音频接收机、数字音频录音机等。前端的调制器将量化噪声搬移到高频段,后端的数字抽取滤波器再将高频噪声滤除。数字抽取滤波器的性能在整个Δ∑模数转换器中起着非常重要的作用。人们在降低功耗、减小面积并且提高数字抽取滤波器速度方面已经做了很大的努力。T.Saramaki和H.Tenhunen提出一种高性能、容易小面积集成、线性相位FIR抽取滤波器结构。Goodman和Carey指出仔细选择半带滤波器的系数能有效减少硬件实现。这里提出了一个设计并实现低功耗和小面积的数字抽取滤波器的方法。该数字抽取滤波器由多级组成,级联积分梳状(Cascaded-Integrated-Comb,CIC)滤波器作为第一级,补偿滤波器作为第二级(同时将采样率降低两倍),后级的都是半带滤波器,它们被用来将带外噪声全部滤除掉,并将采样率降低到奈奎斯特频率。补偿和半带滤波器的系数用CSD码实现。在CSD码的基础上，而且还提出能够进一步降低功耗和面积的方法来实现补偿滤波器、半带滤波器以及其它非整系数滤波器。6.结论本文介绍了抽取率为2的一种特殊抽取滤波器。该滤波器有近一半的滤波器系数精确为零。因此可用作为∑一△A/D转换器中多级抽取的前级抽取滤波器。这样可以大大减少运算量和减少存储器的使用，有利于滤波过程的实时实现。值得指出的是，由半带FIR滤波器的频率特性可知，它要求凡F𝑠=𝑓𝑠/2-F𝑝即滤波器的过渡带为△F=（𝑓𝑠/4-F𝑝）。这种过渡带对于∑一△A/D转换中多级抽取滤波器的最后一级来说往往过大，不能满足A/D转换对滤波器特性的总体要求，因此不适合作为∑一△A/D转换器中多级抽取滤波器的最后一级。该节滤波器必须采用其它类型的FIR滤波器。多级、多采样率结构和补偿滤波器的双重功能进一步减小了滤波器的功耗和面积。滤波器系数采用CSD码实现,避免了高功耗、大面积的乘法器的使用。该数字抽取滤波器非常适用于高阶的Δ∑调制器。