简单数字电子钟的设计

信息科学与工程学院2013-2014学年第二学期《EDA技术》课程实验报告学生姓名：所在班级：指导教师：记分及评价：报告满分5分得分一、实验名称实验1-3：简单数字电子钟的设计（原理图输入设计方法）二、任务及要求【基本部分】1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。要求具备使能功能和异步清零功能，设计完成后封装成一个元件。2、同1，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个60进制同步计数器的设计，并进行时序仿真。要求具备使能功能和异步清零功能，设计完成后封装成一个元件。3、利用1和2所设计的60进制计数器和24进制计数器元件，采用同步的方式设计一个简单的数字电子钟并进行时序仿真，要求具有时分秒功能显示功能、使能功能和异步清零功能。【发挥部分】1、思考：采用反馈清零法设计的计数器与反馈置数法有何不同？请用实例进行仿真。2、如何实现电子钟时分秒连续可调的功能？三、原理图1、如图3.1为24进制计数器原理图。2、如图3.2为60进制计数器的原理图。3、如图3.3为电子时钟原理图，1、图3.124进制计数器原理图2、图3.260进制原理图3、图3.3数字电子时钟VCCclkINPUTVCCenINPUTVCCclrINPUTg[3..0]OUTPUTs[3..0]OUTPUTcoOUTPUT24coOUTPUTCOUNTERCLKENTABCDLDNENPCLRNQDQAQBQCRCO74160instCOUNTERCLKENTABCDLDNENPCLRNQDQAQBQCRCO74160inst1GNDGNDNAND4inst2NOTinst7g[2]g[3]g[0]g[1]s[3]s[0]s[2]s[1]VCCclkINPUTVCCenINPUTVCCclrINPUTg[3..0]OUTPUTs[3..0]OUTPUTcoOUTPUT60coOUTPUTCOUNTERCLKENTABCDLDNENPCLRNQDQAQBQCRCO74160instCOUNTERCLKENTABCDLDNENPCLRNQDQAQBQCRCO74160inst1GNDGNDNAND6inst8g[2]s[3]s[1]g[3]g[0]g[1]s[0]s[2]NOTinst6VCCclkINPUTVCCclrINPUTVCCenINPUTmg[3..0]OUTPUTms[3..0]OUTPUTfg[3..0]OUTPUTfs[3..0]OUTPUTtcoOUTPUTsg[3..0]OUTPUTss[3..0]OUTPUTenclrclk24cocog[3..0]s[3..0]24jinzhiinstenclrclk60cocog[3..0]s[3..0]24jinzhi2inst1enclrclk60cocog[3..0]s[3..0]24jinzhi2inst2fg[3..0]fs[3..0]sg[3..0]ss[3..0]mg[3..0]ms[3..0]四、仿真及结果分析1、24进制计数器采用的是两片74160集成块，利用同步置数原理，在第23个脉冲的时候跳转为零。这时个位计数器g3到g0的数值时0011，十位计数器的s3到s0的数值时0010。另外，使能断也应接入到与非门的中，与非门的作用是防止受干扰发生误写。图4.124进制时序仿真图2、60进制计数器采用的是两片74160集成块，利用同步置数原理，在第59个脉冲的时候跳转为零。这时个位计数器g3到g0的数值时1001，十位计数器的s3到s0的数值时0101。另外，使能断也应接入到与非门的中，与非门的作用是防止受干扰发生误写。图4.260进制时序仿真图3、电子时钟计数器采用的是两片60进制的计数器与一片24进制的计数器组成的，连接到一起就可以组成电子时钟计数器，要注意的是如果前面的24进制计数器与60进制计数器的使能短没接入与非门的话，可能会时钟脉冲的波形不是严格的按要求翻转。图4.3电子时钟时序仿真图五、小结这次实验课，让我们更加了解了集成块74160的结构，学会使用集成块组成任意进制计数器。使用74160构成计数器时，应该注意使能端的使用、时钟脉冲信号多少，那些会影响仿真波形，但是，如果时钟脉冲多了的话，仿真波形就会在不该跳转的时候跳转（如电子时钟计数器）。