搜索
硬件设计经验汇编编写人：目录1.关于PCB布线...............................................................................................................................11.1.叠层.................................................................................................................................11.2.关于布局.........................................................................................................................41.3关于地平面.....................................................................................................................61.4关于电地切割.................................................................................................................71.5关于阻抗控制.................................................................................................................71.6关于端接.........................................................................................................................81.7关于布线.......................................................................................................................121.7.1几个注意事项...............................................................................................................121.7.2关于高频信号线...........................................................................................................131.7.3关于时钟线...................................................................................................................131.7.4关于差分信号...............................................................................................................141.7.5关于信号线长度...........................................................................................................161.7.6考虑焊接工艺...............................................................................................................172关于原理图...................................................................................................................................172.3器件和信号线的方向...................................................................................................172.4CMOS电路的输入不能悬空......................................................................................172.5必须牢固记住...............................................................................................................172.6电源引脚必须考虑高频和低频去耦电容...................................................................172.7低有效的信号要加标志...............................................................................................183PCB布线后的检查......................................................................................................................184附录：TTL与非门和CMOS与非门电路.................................................................................195参考文献.......................................................................................................................................2011.关于PCB布线1.1.叠层做一个PCB首先要考虑的是需要多少层以及各层的定义和排列。首先要考虑需要几个信号层，这与PCB的物理尺寸、元器件密度、器件封装、Trace的多少以及宽度有关。对于BGA封装的器件，要考虑需要多少层才能将每个Pin的Trace引到外边。考虑PCB的成品率，Trace的最小宽度推荐为6mil。对于有4圈BGA封装的器件，最少3层信号线即可将每个Pin的Trace引到外边，对于有6圈BGA封装的器件，最少5层信号线即可将每个Pin的Trace引到外边。第2就是考虑需要几个电、地层。这与工作频率及阻抗控制有关。对于高频PCB，需要阻抗控制，那么需要几个电地层呢，原则上是使得每个信号层都有一个相邻的完整的（而不是切割的）电或地参考平面。如果有切割的电源平面，则不能将其放在临近信号层。叠层举例：4层板第1层信号第2层地第3层电源第4层信号对于4层板，关键信号布在第1层。电源层最好不是切割的。6层板26层板叠层方法1：第1层信号第2层GND第3层信号第4层信号第5层Power第6层信号这种6层板叠层方法有4个信号层，电源层最好不要切割。如果要切割，注意临近电源层的高频信号线要在同一个电源平面内走线，不要跨越切割的沟，如果不可避免，则要将这样的高频信号线布在第1层或第3层。6层板叠层方法2：第1层信号第2层GND第3层信号第4层Power（允许切割）第5层GND第6层信号这种6层板叠层方法是理想的，每个信号层都临近一个地平面，电地层相邻，电源层不作为参考平面，允许电源层是一个切割的电源层。对于4圈BGA封装的器件而且PCB的物理尺寸稍大，可以采样这种方法。8层板8层板叠层方法3第1层信号第2层GND第3层信号第4层电源1（允许切割）第5层电源2（允许切割）第6层信号第7层GND第8层信号这种8层板叠层方法4个信号层，2个地层，2个电源层。这2个电源层不作为参考平面，都允许是切割的，对于交换机主板有多种电源，电源层切割的很碎，适于这种叠层。10层板10层板叠层方法第1层信号1填充第2层GNDcore第3层信号2填充第4层信号3core第5层完整的电源层填充第6层信号4core第7层允许切割的电源层填充第8层信号5core第9层GND填充第10层信号64这种10层板叠层方法有6个信号层，每个信号层都临近一个完整的地或电源平面，便于阻抗控制，第7层是一个允许切割的电源平面，对于交换机主板，常有多种电源供电，建议将这些电源都集中放在第7层，而第5层放一个完整的单电源平面。1.2.关于布局将数字部分、模拟部分分开为独立的区域。在所有层中，数字信号只能在数字区内布线，模拟信号只能在模拟区内布线。数字信号的返回通路不能跑到模拟区域。在高频时，信号返回通路是信号线正上方或正下方的地平面或电源平面。尽可能使用表贴器件而不用双列直插器件，EEPROM和FLASH使用表贴器件。尽量焊在板上而不用插座。IC座对EMC很不利，安装在座上的可编程只读存储器的发射及敏感特性经常会使一个本来良好的设计变坏。因此，应该采用直接焊接到电路板上的表贴器件。在满足要求的情况下尽量选用低速器件，能用HC就不用AC，不选用大驱动器件。使用的电容尺寸尽可能小，高频去耦电容靠近电源Pin，以增强滤波效果。每一个小芯片的电源Pin至少有一个高频滤波电容与之靠近。电源Pin与滤波电容的连线宽度与Pad同宽，以减小寄生电感。每一个大芯片至少有一个蓄能电容（≧10uF，最好不用电解电容，而用钽电容，因为电解电容是两层薄片卷起来的，在高频时表现为电感）。电解电容边上加一个小的高频旁路电容。串联的端接电阻靠近驱动端，并联端接以及上拉下拉电阻放在负载端。晶振的电源Pin要接1个0.1u去耦电容和1个0.01uF去耦电容。晶振的电源Pin要经过1个磁珠然后再接电源。时钟驱动器和晶振的下面不要走线，且要铺铜到地形成一个局部地平面，这个局部地平面除了器件的地Pin以外再增加2个孔到地平面，局部地平面不加阻焊。晶振和时钟芯片靠近负载端，以使得布线长度最短。RJ45与变压器尽量靠近。变压器与PHY芯片的距离可以大一些。使用多层板。便于实现阻抗控制，而且信号返回路径最短，减少串扰和辐射。布局时要设法使得PCB上出现的树桩（stub）最短或者消除。5例1：8245CPU板，有一个晶振和一个CY2305芯片，还有一个PMC连接器。其LAYOUT如下图所示：当CPU插在主板上工作时，PCICLK由主板提供，此时不安装晶振Y1，那么布局布线时就要使得Y1的Pin3落在PCICLK的Trace上，这样，当不安装Y1时，在PCICLK的Trace上就不会出现树桩。又如，当CPU单独工作时，PCICLK时钟信号由晶振Y1提供，布局时就要使得Y1和CY2305靠近PMC连接器。在CPU单独工作时PMC连接器是悬空的，Y1的Pin3到PMC之间的树桩最短。如果布局时Y1距离PMC较远，则这个树桩就要变长。例2：PCI接口的IDSEL信号连接一个PCI寻址的设备都有一个设备选择线“IDSEL”，这个IDSEL可以连接PCI总线AD(16:31)中的任一条线，为了增加选择的灵活性，常常在原理图