电工学(下册)电子技术基础第7章习题解答

第7章触发器和时序逻辑电路7.1如图所示的基本RS触发器的电路图以及DR和DS的工作波形如图7.1所示，试画出Q端的输出波形。1G2GQQDSDR(a)&&(b)DRDS图7.1习题7.1的图解：DRDSQ7.2同步RS触发器电路中，CP，R,S的波形如图7.2所示，试画出Q端对应的波形，设触发器的初始状态为0。1G2GQQ&&&3G&CPSR4G(a)(b)CPSR图7.2习题7.2的图解：第7章触发器与时序逻辑电路CPSRQ7.3图7.3所示的主从结构的RS触发器各输入端的波形如图（b）所示。DS=1，试画出Q、Q端对应的波形，设触发器的初始状态为0QQDSSCPRDRS1S1C1RR(a)(b)CPDRSR图7.3习题7.3的图解：CPDRSRQ7.4试分析如图所示电路的逻辑功能。1CQQ1J1KCP1图7.4习题7.4的图解：第7章触发器与时序逻辑电路11nJQKQJQKQQ所以构成T’触发器，具有计数功能。7.5设JK触发器的初始状态为0，画出输出端Q在时钟脉冲作用下的波形图。1CQQ1J1KCP1CP图7.5习题7.5的图解：JK触发器J、K端均接1时，计数。CPQ7.6在图7.6所示的信号激励下，画出主从型边沿JK触发器的Q端波形，设触发器的初始态为0。CPQQDSCPDRS1CR1JK1KJK(a)(b)J图7.6习题7.6的图解：CPKJQ7.7一种特殊的同步RS触发器如图7.7所示，试分析其逻辑功能。第7章触发器与时序逻辑电路QQ&&&&CPSR图7.7习题7.7的图解：CP为0时，保持；CP为1时，R=S=0，则保持，R=S=1时置0，当R=0，S=1时，置1，当R=1，S=0时，置0。7.8如图所示的D触发器的逻辑电路和波形图如图所示，试画出输出端Q的波形图，设触发器的初始态为0。QQCP1CD1D（a）（b）DCP图7.8习题7.8的图解：DCPQ7.9图7.9所示的边沿T触发器，T和CP的输入波形如图7.9所示，画出触发器输出端Q和Q的波形，设触发器的初始状态为0。第7章触发器与时序逻辑电路1CTQQ1TCPCPT(a)(b)图7.9习题7.9的图解：T=1时计数，T=0的时候保持。CPTQQ7.10试将RS触发器分别转换为D触发器和JK触发器。解：RS触发器的电路方程，n1DDnQSRQ；JK触发器的特性方程为n+1nnQJQKQ。因为RS不能同时为1，不能满足J=K=1的条件，所以变换JK的特性方程为n+1nnnQJQKQQ。所以有nSJQ，nRKQ再将上述的JK触发器转换成D触发器。1CQQSRCPJK&&17.11触发器的状态如图所示，设初始状态为0，请画出输出Q的波形。1CQ1DQ&CPACPBAB1CQQSRCPJK&&第7章触发器与时序逻辑电路图7.10习题7.11的图解：CPABQ7.12D触发器组成的电路与A、B端的波形如图7.11所示，请画出Q的波形图。设触发器的初始状态为1。1C1Q1DQDSBDR&ACPAB图7.11习题7.12的图解：B低电平时无条件直接置0,高电平时，触发器正常工作。CPABQ7.13画出图7.12所示两个触发器的输出端Q端的波形。1CQQ1DCP1CQQ1J1KCP1A(1)(2)CPCPA图7.12习题7.13的图解：（1）连成T’触发器，计数。第7章触发器与时序逻辑电路CPQ（2）连成D触发器，波形图如下CPAQ7.14由D触发器组成的电路如7.13所示，分析电路的逻辑功能。1CQ1DQ1CQ1DQ1CQ1DQ1CQ1DQFF0FF1FF2FF3图7.13习题7.14的图解：异步时序电路，D触发器经反馈连接成T’触发器，实现计数，是异步十六进制加法计数器。7.15将D触发器转换成T触发器，则如图7.14所示的虚线中应该采用什么门电路。1CQ1DQT图7.14习题7.15的图解：首先分析T触发器的逻辑功能，可知，在CP=0时，触发器保持原态，在CP=1时，触发器的状态由T决定，T=1时，翻转计数，T=0时，保持。其特征方程为1nnnQTQTQ而Q触发器的特征方程为1nQD可得，nnDTQTQ，即可用异或门。即虚线中加入异或门即可。7.16在图7.15所示的逻辑图中，试画出Q1和Q2端的波形，如果时钟脉冲的频率是第7章触发器与时序逻辑电路6000Hz，则Q1和Q2波形的频率各为多少。设初始状态为0。1C1Q1DQ1C2Q1DQCP图7.15习题7.16的图解：D触发器连接成'T触发器，计数。因此Q1和Q2的输出分别为二分频和四分频。Q1和Q2端的波形如下图所示：Q1Q2CP因此Q1的频率是3000Hz，Q2的频率是1500Hz。7.17分析图7.16所示的逻辑图，并根据（b）所示的CP和T的波形，画出Q1和Q2输出端的波形，假设两个触发器的初始状态均为0。CP1C1K1J1C1TQ1Q2CPT(a)(b)T图7.16习题7.17的图解：Q1的为T触发器的输出，T=1时计数，T=0的时候保持。Q2为JK触发器的输出，J=1，K=Q1，画出波形图。CPTQ1Q27.18试从如图7.17所示的电路中根据时钟脉冲CP画出Y1和Y2二个输出端的波形，第7章触发器与时序逻辑电路设触发器的初始状态为0。1C1J1KQQCPCP&Y1Y2图7.17习题7.18的图解：nJQ，nKQ。从图中可知，1nYQ，2nYCPQ，画出波形图CP1Y2Y7.19试用3个D触发器组成3位移位寄存器。解：1CFF01DQ1CFF11DQ1CFF21DQQ0Q1Q2CPDRD7.20已知计数器的输出端Q2、Q1、Q0的输出波形如图7.18所示，画出其对应的状态转换图，并分析计数器的进制。CPQ0Q1Q2图7.18习题7.20的图第7章触发器与时序逻辑电路解：状态转移图000—001—010—011—100—000—001.所以进制为5进制。7.21分析图7.19所示的电路，画出电路的状态图，说明该电路的计数模值。（注：74163芯片为同步清零端）EPETA0A1A2LDDRCP3Q2Q1Q0Q74LS1631&A3图7.19习题7.21的图解：出现1011时，立刻清零，同步清零的时候，1011包含在状态表中，因此状态转移图为000000010010001101000101011001111000100110101011计数模数为127.22有74LS290计数器构成的电路图如图7.20所示，分析其功能，并画出其状态转移图。S91S92S91S92Q0Q1Q2Q3Q1Q2Q3Q0&R01R02CP1CP0CP1CP074LS290(1)74LS290(2)&R01R02图7.20习题7.22的图解：芯片1为个位，芯片2为十位。当出现00100100时，强制清零。00100100的状态不出现。进制为24位7.23试用74LS161型同步二进制计数器连接成十四进制计数器，要求采用清零法，并画出其状态转移表。第7章触发器与时序逻辑电路解:十四进制要求，出现1110时强制清零，并且1110的状态不出现。状态转移图为00000001001000110100010101100111100010011010101111001101EPETA0A1A2A3LDDRCP3Q2Q1Q0Q74LS16111&7.24试用74LS161型同步二进制计数器连接成十四进制计数器，要求采用置数法，并画出其状态转移表解：74LS161是具有同步预置端的集成计数器，预置数为0001，改接成14进制，首先画出其状态转移关系。00010010001101000101011001111000100110101011110011011110EPETA0A1A2A3LDDRCP3Q2Q1Q0Q74LS16111&000114进制要求出现1110后，即刻置数，从0001开始循环7.25采用直接置“0”法将74LS290型计数器改接成六进制计数器解：出现0110，强制清零，0110的状态不出现。R01R02Q0Q1Q2Q3CP1CP074LS290CP&7.26如图7.21所示的多谐振荡器中，设R1=10k，R2=50k，C=10F，求其输出信号的频率。第7章触发器与时序逻辑电路84351726uo0.01uFR1+UccCR2图7.21习题7.26的图解：1211.43(2)fTRRC=1.3Hz