-1-第八章组合逻辑电路8.1概述组合逻辑电路:现时的输出仅取决于现时的输入时序逻辑电路:除与现时输入有关外还与原状态有关8.2组合逻辑电路分析分析步骤:1、由给定的逻辑图写出逻辑关系表达式。2、用逻辑代数或卡诺图对逻辑代数进行化简。3、列出输入输出状态表并得出结论。组合逻辑电路设计(自:已经通过做题体会这种方法了)分析步骤:1、指定实际问题的逻辑含义,列出真值表。2、用逻辑代数或卡诺图对逻辑代数进行化简。3、选择逻辑器件,写出对应的逻辑函数表达式。4、根据逻辑函数表达式和选择逻辑器件画出电路图。(自:真值表自己会写出来,但还不会把真值表通过卡诺图转化为逻辑表达式)几种常用的中规模组合逻辑组件1、加法器(看书,这里还得理解并记住)(1)半加器(2)全加器2、编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。(1)二进制编码器将一系列信号状态编制成二进制代码。n个二进制代码(n位二进制数)有2n种不同的组合,可以表示N=2n个信号。(1)三位二进制编码器——八线-三线编码器设八个输入端为I1I8,八种状态,与之对应的输出设为F1、F2、F3,共三位二进制数。设计编码器的过程与设计一般的组合逻辑电路相同,首先要列出状态表,然后写出逻辑表达式并进行化简,最后画出逻辑图。86421IIIIF8642IIII;87432IIIIF;87653IIIIFI1I2I3I4I5I6I7I8F3F2F10111111100010111111001110111110101110111101111110111100111110111011111110111011111110111真值表-2-(2)二---十进制编码器输入:I0I9。输出:F4F10输入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001(3)优先编码器在允许多个输入信号同时有效,只对优先级别最高者编码的编码器。常用的MSI:74LS148(8/3线)E1-使能(允许)输入端,低电平有效。E0、CS-使能优先标志输出端,主要用来级联和扩展。3、译码器I1I2I3I4I5I6I7I8&&&F3F2F18-3译码器逻辑图01234567E0ABCCS74LS148E1-3-译码是编码的逆过程,即将某二进制翻译成电路的某种状态。(1)二进制译码器将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。(1)2-4线译码器74LS139的内部线路(略:书P234)EA1A00Y1Y2Y3Y1XX1111000011100110110101101011111074LS139管脚图(略:幻灯P30)(2)二---十译码器(书:P237)(3)显示译码器在数字系统中,常常需要将运算结果用人们习惯的十进制显示出来,这就要用到显示译码器。显示器件:常用的是七段显示器件显示译码器:74LS49的管脚图4、数据选择器从一组数据中选择一路信号进行传输的电路,称为数据选择器。数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。从n个数据中选择一路传输,称为一位数据选择器。从m组数据中各选择一路传输,称为输入输出显示字型DABIag10XXXX0000000消隐A0A1D3D2D1D0W控制信号输入信号输出信号-4-m位数据选择器。四选一集成数据选择器74LS153输入输出A1A0EW10000D0010D1100D2110D3P240or234图8-17八选一集成数据选择器74LS151输入输出A2A1A0EYY101000…1110D0…D70D7D总结:1、用n位地址输入的数据选择器,可以产生任何一种输入变量数不大于n+1的组合逻辑函数。2、设计时可以采用函数式比较法。控制端作为输入端,数据输入端可以综合为一个输入端。5、数字比较器比较器的分类:(1)仅比较两个数是否相等。(2)除比较两个数是否相等外,还要比较两个数的大小。(1)一位数值比较器输入输出ABABA=BAB00010010011010011010BABA”“;ABBABA”“;BABA”“-5-(2)多位数值比较器比较原则:A.先从高位比起,高位大的数值一定大。B.若高位相等,则再比较低位数,最终结果由低位的比较结果决定。输入输出AiBi(AB)i-1(A=B)i-1(AB)i-1(AB)i(A=B)i(AB)i1010001001Ai=Bi输出(AB)i、(A=B)i和(AB)i分别等于(AB)i-1、(A=B)i-1和(AB)i-1四位集成电路比较器74LS85(图:幻灯P60)&&1ABABABA=B11AiBi两个本位数(AB)i-1(A=B)i-1(AB)i-1低位的比较结果(AB)i(A=B)i(AB)i比较结果向高位输出