搜索
第5章习题答案5.1.1什么是数字电路？与模拟电路相比，数字电路具有哪些特点？答：处理数字信号并能完成数字运算的电路系统称为数字电路。特点：采用二进制，结构简单易于集成；可用于数值计算和逻辑运算；抗干扰，精度高；便于长期存储和远程传输，保密性好，通用性强。5.1.2为什么在数字电路中通常采用二进制？答：因为二进制数只有0和1两个数码，正好对应于低电平和高电平两种电路状态，这样可以简化电路，增强系统可靠性。5.1.3把下列二进制数转换成十进制数。（1）(11000101)2=(197)10（2）(111111011)2=(507)10（3）(010001)2=(17)10(4）(0.01001)2=(0.28)10（5）(0.011010)2=(0.41)10（6）(1010.001)2=(10.125)105.1.4把下列十进制数转换成二进制数。（1）(12.0625)10=(1100.0001)2（2）(127.25)10=(1111111.01)2（3）(101)10=(1100101)2（4）(673.23)10=(1010100001.01)2（5）(1030)10=(10000000110)2（6）(2002)10=(111111010010)25.1.5把二进制数(110101111.110)2分别转换成十进制数、八进制数和十六进制数。答：(110101111.110)2=(431.75)10=(657.6)8=(1AF.C)165.1.6把八进制数(623.77)8分别转换成十进制数、十六进制数和二进制数。答：(623.77)8=(403.98)10=(193.FC)16=(110010011.111111)25.1.7把十六进制数(2AC5.D)16分别转换成十进制数、八进制数和二进制数。答：(2AC5.D)16=(10949.81)10=(25305.64)8=(10101011000101.1101)25.1.8把十进制数(432.13)10转换成五进制数。答：(432.13)10=(3212.0316)55.1.9用8421BCD码表示下列十进制数。（1）(42.78)10=(01000010.01111000)8421BCD（2）(103.65)10=(000100000011.01100101)8421BCD（3）(9.04)10=(1001.00000010)8421BCD5.1.10把下列8421BCD码表示成十进制数。（1）(01011000)8421BCD=(58)10（2）(100100110101)8421BCD=(935)10（3）(00110100.01110001)8421BCD=(34.71)10（4）(01110101.0110)8421BCD=(75.6)105.1.11把下列8421BCD码表示成二进制数。（1）(1000)8421BCD=(1000)2（2）(00110001)8421BCD=(11111)25.1.12把(10010011)8421BCD转换成5421BCD码，(10010101)5421BCD转换成8421BCD码。答：(10010011)8421BCD=(11000011)5421BCD(1011)5421BCD为禁码，不能转换成8421BCD码。5.1.13下列各式是否正确？为什么？（1）(01011001.1000)2=(59.8)10错，这种换算在右边是8421BCD码时成立，而二进制转换十进制需要按权展开。（2）(B3.F)16=(10110011.1111)8421BCD错，这种换算将右边的十六进制数转换成了二进制数，若需转换成8421BCD码，应先将其转换为十进制数，再把这个十进制数转换成8421BCD码。5.1.14B；C；B；A；C5.1.15（1）（2）5.1.16(1)（2）5.1.17(1)(2)5.2.1B；5.2.2B；5.2.3A；5.2.4C；5.2.5E；5.2.6B；5.2.7D；5.2.8A；5.3.1A；5.3.2C；5.3.3B；5.3.4C；5.3.5B；5.3.6A；5.3.7C；5.3.8A；5.3.9C；5.3.10A；5.3.115.3.12（1）A（2）C=5.3.13ABF1F200110101011000015.4.1答：基本RS触发器它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。正常工作时，触发器的Q和应保持相反，因而触发器具有两个稳定状态：如果Q端的初始状态设为1，RD、SD端都作用于高电平（逻辑1），则一定为0。如果RD、SD状态不变，则Q及的状态也不会改变。这是一个稳定状态；同理，若触发器的初始状态Q为0而为1，在RD、SD为1的情况下这种状态也不会改变。这又是一个稳定状态。可见，它具有两个稳定状态。5.4.2答：基本RS触发器的触发信号的特点是电路要改变状态必须加入触发信号，如果是与非门构成的基本RS触发器，则触发信号是低电平有效，dR和dS是一次信号，只能一个个加，即它们不能同时为低电平；如果是由或非门构成的基本RS触发器，触发信号是高电平有效。此时直接置“0”端用符号Rd；直接置“1”端用符号Sd。5.4.3答：当RD=0，SD=0时，不论触发器的初始状态如何，Q==1，若RD、SD同时由0变成1，在两个门的性能完全一致的情况下,Q及究竟哪一个为1，哪一个为0是不定的，在应用时不允许RD和SD同时为0。5.4.4答：基本RS触发器具有置“0”和置“1”的功能，这种功能是由触发信号决定的，什么时刻来dR或dS信号就什么时刻置“0”或置“1”。也就是说dR或dS到来，基本RS触发器随之翻转，这在实际应用中会有许多不便。在一个由多个触发器构成的电路系统中，各个触发器会有所联系，一旦有一个发生翻转，其它与之连接的触发器会陆续翻转。这在各触发器的时间关系上难于控制，甚至会在各触发器的状态转换关系上造成错乱。为此引入一种触发器，它们在一个称为时钟脉冲信号CP（ClockPulse）的控制下翻转，没有CP就不翻转，CP来到后才翻转。至于翻转成何种状态，则由触发器的数据输入端决定，或根据触发器的真值表决定。这种在时钟控制下翻转，而翻转后的状态由翻转前数据端的状态决定的触发器，称为同步时钟触发器，简称时钟触发器。5.4.5答：时钟触发器有不完善的地方，即有所谓空翻现象。在一次时钟来到期间，触发器一次以上翻转的现象称为空翻。空翻是在构造时钟触发器时，因导引电路C门和D门功能不完善而造成的一种现象。空翻违背了构造时钟触发器的初衷，每来一次时钟，最多允许触发器翻转一次，若多次翻转，电路也会发生状态的差错，因而是不允许的。因为在CP=1的期间，时钟对C门和D门的封锁作用消失，数据端R和S的多次变化就会通过C门和D门到达基本RS触发器的输入端，造成触发器在一次时钟周期内的多次翻转。5.4.6答：为了消除空翻，需要更完善的导引电路，时钟触发器的结构有维持阻塞型、主从型和边沿型三种5.4.7答：同步时钟触发器有同步RS触发器，同步D触发器，维持阻塞D触发器（正边沿触发），JK触发器。同步RS触发器的逻辑功能是：当CP＝0时，控制门G3、G4关闭，触发器的状态保持不变。当CP＝1时，G3、G4打开，其输出状态由R、S端的输入确定。同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制状态转换的方向；CP控制状态转换的时刻。同步D触发器的逻辑功能是：当CP脉冲未出现时，与非门C、D均关闭，其输出c=d=1。当时钟脉冲上升沿出现时CP=1，此时，如果D=1，则c=0，d=1。触发器的输出为：Q=1，Q=0如果D=0，则c=1，d=0。触发器的输出为：Q=0，Q=1。维持阻塞D触发器逻辑功能是：对应每一个时钟脉冲，维持阻塞D触发器的输出状态，只在时钟脉冲的上升沿出现时变化一次。即维持阻塞D触发器的触发方式为边沿触发(时钟上升沿触发)，在CP上升沿时，Q等于D；在CP高电平、低电平和下降沿时，Q保持不变，即对应每一个时钟脉冲，维持阻塞D触发器的输出状态，只在时钟脉冲的上升沿出现时变化一次。JK触发器的逻辑功能是：（1）在时钟脉冲未到来(C=0)时，无论输入端J和K怎样变化，控制门G3、G4的输出均为1.触发器保持原来状态不变。（2）在时钟脉冲作用(C=1)时，可分为4种情况归纳起来，J-K触发器的功能表如表5.4.2所示。表5.4.2J-K触发器功能表JKQ(n+1)功能说明00011011Q01Q不变置0置1翻转5.4.8回答同上5.4.9逻辑功能同5.4.7，这些功能是如何表示方法：它是在基本RS触发器的基础之上增加了四个逻辑门而构成的，C门的输出是基本RS触发器的置“0”通道，D门的输出是基本RS触发器的置“1”通道。C门和D门可以在时钟控制下，决定数据[D]是否能传输到基本RS触发器的输入端。E门将数据[D]以反变量形式送到C门的输入端，再经过F门将数据[D]以原变量形式送到D门的输入端。这样数据[D]在CP=0时，就提前到达C门和D门的输入端，等待时钟到来后，通过C门或D门，以实现置“0”或置“1”。5.4.10答：通常可以利用特性方程联解求转换逻辑。5.4.11B;5.4.12A;5.4.13B;5.4.14A5.5.1答：时序电路的特点是电路在任一时刻的稳定输出，不仅取决于该时刻电路的输入，而且还与电路过去的输入有关，因此这种电路必须具有存储电路（绝大多数由触发器构成）保证记忆能力，以便保存电路过去的输入状态。时序电路它由组合电路和存储电路两部分组成。5.5.2答：寄存器中可分为数码寄存器（Register）和移位寄存器（ShiftRegister）两种，数码寄存器简称寄存器。它们共同之处是都具有暂时存放数码的记忆功能，不同之处是后者具有将寄存的数码向高位或低位移位的功能，而前者却没有。5.5.3答：数码寄存器只在获得“接收”命令（也称“写人脉冲”）时，才把数码接收过来，在得到“读出”命令后才将数码输出。具有双拍和单拍两种工作方式。双拍工作方式是指接收数码时，先清零，再接收数码。单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式。集成数码寄存器几乎都采用单拍工作方式。数码寄存器要求所存的代码与输入代码相同，故由D触发器构成。单拍工作方式的数码寄存器的工作过程是：当接收脉冲CP的高电平到来后，输入数据X1~X4就并行存入寄存器。因为输入数据加于触发器的D端，由D触发器的真值表可知，CP作用后，D触发器的输出Qn+1=Dn=Xin；若输入数码Xin=1，Qn+1=Dn=1；若输入数码Xin=0，Qn+1=Dn=0。可见，不管各位触发器的原状态如何，在CP脉冲作用后。输入数码X1~X4就存入寄存器，而不需要预先“清零”。5.5.4答:移位寄存器的每一位也是由触发器组成的，但由于它需要有移位功能，所以每位触发器的输出端与下一位触发器的数据输入端相连接，所有触发器公用一个时钟脉冲，使它们同步工作。5.5.5答：74LS194是一种具有并行输出、并行输入、左移、右移、保持等多种功能的移位寄存器。其电路的逻辑功能:①清零当清零端CR输入低电平时，各触发器全置“0”。进行其他操作时CR端均要处于高电平。②送数当控制端[S1S0]=11（3）时，由逻辑符号中方式控制符M可知，它将控制受3影响的功能。在图中计有四个3,4D，即接收A、B、C、D数据的并行输入。执行这一功能还必须有时钟的参与，时钟端标有C4，说明时钟控制所有带4字头的受影响端的功能的执行。3,4D中的D（Data）代表数据。③右移当[S1S0]=01（1）时，在时钟的参与下，将接收1,4D端的数据，1,4D端外侧标有DSR，意为右移数据串行输入端。此时该端数据串行输入最低位的触发器，同时CP端有符号1→，意为当[S1S0]=01（1）时，执行右移操作，触发器中的数据依次向高位移动一位。④左移当[S1S0]=10（2）时，在时钟的参与下，将接收2,4D端的数据，2,4D端外侧标有DSL，意为左移数