数字电路与数字逻辑练习题

一、填空1.数制变换：a)将十进制数175转换成二进制数为____、十六进制为、八进制为。b)二进制数(111010010)2对应的十六进制数是____、八进制为、十进制为。c)（16.52）8=（）2=（）16=（）10d)（17）10=（）2=（）16=（）82.编码：a)（1000）自然二进制码=（）余3码,（110100）2=（）BCD。b)（15.5）10=（）8421BCD=（）余3BCD。c)（38）10用8421BCD码表示为。d)二进制数(-100000)的原码为___、补码为___。e)[X]反=10111，则[X]补=，[X]原=，[X]真值=。g)[X]补=10110，则[X]反=，[X]原=，[X]真值=。3.一种进位计数包含两个基本因素：_____和_____。4.常见的BCD编码中，有权码有____、____，无权码有___、___。5.如采用奇偶校验传送的数据部分为0111001，则所加奇校验位应为_____，偶校验位应为_____。6.逻辑代数的基本运算有：___、___、___。7.当决定一事件的条件中，只要具备一个条件，事件就会发生，称这种关系为“____”逻辑关系，或称为___关系。8.真值表如下表，写出F1、F2、F3、F4的逻辑关系表达式。ABF1F2F3F40000010110111010111111009.逻辑函数BAAF以最小项形式表示为____，可化简为。10.逻辑函数BABAF的对偶函数'F__，反函数F。11.逻辑函数)DA(CCBBAF的对偶函数'F___，反函数F。12.逻辑函数)DA(CBAF　的对偶函数'F，反函数F。13.为使AF，则B应为何值（高电平或低电平）？B：B：B：14.设CACBAY，则A、B、C的取值组合有种，其中有种的取值组合使Y=1，分别是A、B、C的取值组合为：；若把该函数表示为最小项的形式，则Y=____。15.对于任意两个最小项，其逻辑“与”为____。n个变量的全部最小项的逻辑“或”为___。某一个最小项不是包含在函数F中，就是包含在____中。16.卡诺图中最大的特点是：两个相邻最小项______。相邻两/四个最小项合并后，可以消去___个变量，合并后构成的块称为___。17.卡诺图中的逻辑相邻有三种情况：___、____、___。18.逻辑变量只有、两种取值；在正逻辑规定中分别用、电平表示。19.用表示高电平，用表示低电平，称为负逻辑。20.正逻辑中的“与”逻辑，是负逻辑中的____；正逻辑中的“或”逻辑，是负逻辑中的____。21.三态门的三种状态为____、、。22.三态门如下图所示，当控制输入为0是，电路输出为____；当控制输入为1时，电路输出为____。23.TTL门的输入端悬空，逻辑上相当于接___电平。24.数字逻辑电路可以分为_____和_____两大类。时序逻辑电路可以分为_____和_____两大类。异步时序逻辑电路可以分为_____和_____两大类。25.时序逻辑电路在任一时刻的稳定输出不仅与有关，而且还与有关。26.常用集成化组合逻辑电路有：___、___、___、___、___、___。27.RS、JK、D和T四种触发器中，唯有____触发器存在输入信号的约束条件。28.集成化触发器按照触发（时钟控制）方式分类，有___、_____、_____；按功能分类，有___、___、___、___。30.一个触发器可以保存位二进制数。要存储8位二进制数，需要个存储器。31.在原始状态化简时，可以得出“等效状态”的3种情况是：___、____、___。32.常用的集成化同步时序电路主要有：___、____、___。33.脉冲异步电路中，记忆元件通常是___，电位异步电路中，记忆元件通常是___。二、选择1.下图所示逻辑图输出为“1”时，输入变量ABCD取值组合为（）。A．0000B．0101C．1110D．11112.下列各门电路中，()的输出端可直接相连，实现线与。A.一般TTL与非门B.集电极开路TTL与非门C.一般CMOS与非门D.一般TTL或非门3.函数BCBAF的“或与”式为（）。A.))((CBCAB.))((CABAC.C)BB)((AD.B)C)(A(B4.对于时钟RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为()。A.RS=X0B.RS=0XC.RS=X1D.RS=1X5.时序逻辑电路的一般结构由组合电路与（）组成。A．全加器B．存储电路C．译码器D．选择器6.下列各式中的四变量A、B、C、D的最小/大项是（）。A.ABCDB.)(DCABC.DCBAD.DCA7.下列关于最大项的叙述不正确的是（）。A.由n个变量构成的最大项共有2n项；B.对于任意两个最大项，其逻辑“或”为0；C.n个变量的全部最大项的逻辑“与”为0；D.某一个最大项不是包含在函数F中，就是包含在反函数中。8.下列关于最小项的叙述不正确的是（）。A.由n个变量构成的最小项共有n2项；B.对于任意两个最小项，其逻辑“与”为0；C.n个变量的全部最小项的逻辑“或”为1；D.某一个最小项不是包含在函数F中，就是包含在反函数中。9.若左/右移寄存器输入端为0，则其在1/2个CP脉冲作用下，可实现所存数据（）。A.乘以2B.乘以4C.除以2D.除以410.下列属于组合逻辑电路的是（）。A.触发器B.译码器C.移位寄存器D.计数器11.下列时序电路的状态图中，具有自启动功能的是()。12.一个8/16位的二进制整数，用十进制数表示至少要（）位。A.3B.4C.5D.613.具有“置0”“置1“保持”和“计数翻转”功能的触发器叫()。A.JK触发器B.D触发器C.T触发器D.RS触发器14.时序电路可以由()组成。A.门电路B.触发器或门电路C.触发器或触发器和门电路的组合15.以下关于时序电路输出状态改变的叙述中，正确的是()。A.仅与该时刻输入信号的状态有关B.仅与时序电路的原状态有关C.与该时刻输入信号的状态有关，也与时序电路的原状态有关D.与该时刻的外部输入无关，但与该时刻触发器的输入和时钟有关16.当决定某个事件的全部条件都具备时，这件事才会发生。这种关系称为()逻辑。A.或B.与C.非D.异或17.在下列电路中不是组合逻辑电路的是（）。A.译码器B.编码器C.全加器D.寄存器18.组合逻辑电路的分析和设计所用到的主要工具是（）。A.逻辑电路B.真值表C.状态表D.状态图19.下列数的表示范围最大的是（）。A.真值B.原码C.反码D.补码20.下列真值表完成的逻辑函数为()。A.F=ABB.F=A-BC.F=A⊕BD.F=A+B21.当J=0，K=0时，钟控JK触发器的次态输出为（）。A.现态不变B.1C.现态取反D.0三、逻辑函数化简1．用代数法将函数F化为最简与或式：DCADEACFBCDCAABDABFBCDCBBAABF2．用卡诺图法化简函数：)7,54,2,1,0(m)C,B,A(F，m(0,3,4,6)C)B,F(A,)11,10,87,63,2,0(m)D,C,B,A(F，，3.将具有无关最小项的函数化为最简“与或”式：),2,7,13,150(m)D,C,B,A(F，其中无关最小项为),10,3,4,5,6,81(d。)11,10,8,7,5,3,2,0(m)D,C,B,A(F，其中无关最小项为)4,151(d。)9,7,5,3,1(m)D,C,B,A(F，其中无关最小项为)2,131,11,01(d。四、综合1.将函数化简，变换为“与非-与非”形式，并画出逻辑图。（1）ADDCAACDABF（2）CBCADCABAF2.分析下图所示逻辑电路的功能，并请用异或门完成该功能。3.试分析图中的组合逻辑电路的功能。（1）完成该逻辑电路真值表；（2）分别写出函数C、S的逻辑表达式；（3）说明该逻辑电路的功能。4.下图所示是“与非”门构成的基本触发器，输入R、S的波形如图所示，写出功能表，画出Q的波形，并指出不定状态。5.在下图中给出了基本RS锁存器结构图和输入波形图。请画出输出Q的波形。6.若CP和D输入的波形如下图所示，画出输出Vo的波形。7.用2块2输入变量译码器扩展成3输入变量译码器。8.试用八选一数据选择器和必要的门电路实现逻辑函数。（1）CABCBAACY（2）CBBAP（4）ACBCABL2输入译码器功能表输入输出EABY0Y1Y2Y31XX11110000111010101100111010111110S1S0ED0D1D2D3D4D5D6D78选1MUXYS28选1数据选择器功能表ES0S1S2Y0XXX01000D01100D11010D21110D31001D41101D51011D61111D79.逻辑电路如下图所示，试分析其逻辑功能。（1）写出激励方程、输出方程；（2）列出状态转移表；（3）画出状态转移图；（4）说明该电路的逻辑功能。10.逻辑电路如下图所示，试分析其逻辑功能。（1）写出激励方程、输出方程；（2）列出状态转移表；（3）画出状态转移图；（4）说明该电路的逻辑功能，并说明能否自启动。11.4位并行通道移位寄存器连接如图，（1）写出状态图；（2）画出CK与QD对应的波形图。12.分析下图所示的脉冲异步时序逻辑电路。（1）写出输出函数和激励函数表达式；（2）作状态转移真值表；（3）作状态表和状态图；（4）说明电路功能。五、设计1.设A、B、C、D代表4位二进制数码，而且X=8A+4B+2C+D，写出能实现下列判断条件的函数，并用与非门实现。（1）4＜X≤15（2）1≤X≤92.设计多数表决通过电路，有A、B、C三人进行表决，当有两人或两人以上同意此决议，且通过的人中必须A在内时，表决才算通过，请用8选1数据选择器实现。3.用8选1数据选择器设计一个检测电路，检测三位二进制数中“1”的个数是否为奇数，若为奇数，输出为“1”，否则为“0”。（1）分析要求，给出输入输出逻辑变量；（2）列出逻辑真值表；（3）写出输出逻辑函数表达式；（4）用8选1数据选择器实现该函数。4.试用两片74LS161芯片和必要的门电路来组成一个57进制计数器，具体方法和初始状态自己设定。设计要求：（1）分别写出初始状态和末状态；（2）画出芯片连接图。5.用正边沿D型触发器及其他门电路，设计一个2位/3位二进制加1/减1计数器，写出状态图，状态表，状态方程，画出逻辑图。6.用正边沿D触发器及其他门电路，设计一个串行数据检测器，要求电路能够实现：连续输入3个或3个以上的0时输出为1，其它情况下输出为0。（1）写出分析过程。（2）写出化简后的状态转换表。（3）写出化简后的状态转换图。（4）要用几个D触发器？状态如何分配？（5）写出各触发器的激励方程和电路输出方程。TPCPrCDLABCDAQBQCQDQCO16174LSTPCPrCDLABCDAQBQCQDQCO16174LS