数字电路实验报告4

1暨南大学本科实验报告专用纸课程名称数字逻辑电路实验成绩评定实验项目名称中规模集成电路功能测试及应用指导教师实验项目编号0806003804实验项目类型验证型实验地点学生姓名学号学院电气信息学院系专业实验时间2013年6月3日上午～6月3日上午温度℃湿度中规模集成电路功能测试及应用一、实验目的1．熟悉数据选择器和译码器的逻辑功能。2．实现数据选择器和译码器的扩展应用。二、实验器件、设备和仪器1．双4选1数据选择器74LS1531片2．双2:4线译码器74LS1392片3．6反相器74LS041片4．双4输入与非门74LS201片5.数字信号显示仪6．数字万用表UT561台7.TDS－4数字系统综合实验平台芯片引脚图2三、实验内容1.验证译码器的逻辑功能（1）静态测试方法测试验证74LS139中一个2:4线译码器的逻辑功能。验证步骤：①G、B、A端信号的接实验台逻辑电平开关，4个译码输出引脚Y0~Y3接逻辑电平指示灯。②G、B、A改变引脚、产生8种组合，观测指示灯的显示状态，自拟表格记录测试结果。③对照74LS139逻辑真值表，验证芯片74LS139功能。𝐺̅BA𝑌0̅̅̅̅𝑌1̅̅̅̅𝑌2̅̅̅̅𝑌3̅̅̅̅1001亮1亮1亮1亮1011亮1亮1亮1亮1101亮1亮1亮1亮1111亮1亮1亮1亮0000灭1亮1亮1亮0011亮0灭1亮1亮0101亮1亮0灭1亮0111亮1亮1亮0灭由上表可知：只有𝐆̅=0时，该译码器才能工作，即𝐆̅为使能端，且低电平有效。当𝐆̅=1时，信号输出端都是高电平。当芯片使能时，BA输入的编码相应的输出端𝐘𝐁𝐀̅̅̅̅̅为低电平，其余都是高电平。综上可知，74LS139具有2:4线译码器的逻辑功能（2）动态测试方法测试验证74LS139中一个2:4线译码器的逻辑功能。3G，B，A的输入信号直接从可编辑数字波形发生器BCD码中选择，如下所示由上图，可知：当𝐆̅=0时，BA输入的编码相应的输出端𝐘𝐁𝐀̅̅̅̅̅为低电平，其余都是高电平当𝐆̅=1时，信号输出端都是高电平2.逻辑部件的扩展将74LS139双2:4线译码器器扩展为3:8线译码器。①画出扩展3:8线译码器逻辑图，连接组装逻辑电路。②测试电路功能。逻辑电路如上所示静态测试：地址控制信号可采用用逻辑电平（即手控），输出用逻辑电平指示灯显示，测试结果如下表所示4A2A1A0𝒀𝟎̅̅̅̅𝒀𝟏̅̅̅̅𝒀𝟐̅̅̅̅𝒀𝟑̅̅̅̅𝒀𝟒̅̅̅̅𝒀𝟓̅̅̅̅𝒀𝟔̅̅̅̅𝒀𝟕̅̅̅̅0000灭1亮1亮1亮1亮1亮1亮1亮0011亮0灭1亮1亮1亮1亮1亮1亮0101亮1亮0灭1亮1亮1亮1亮1亮0111亮1亮1亮0灭1亮1亮1亮1亮1001亮1亮1亮1亮0灭1亮1亮1亮1011亮1亮1亮1亮1亮0灭1亮1亮1101亮1亮1亮1亮1亮1亮0灭1亮1111亮1亮1亮1亮1亮1亮1亮0灭动态测试：地址控制信号直接从编辑数字波形发生器BCD码中选择合适的输入信号，选择频率为50KHz，由数字逻辑信号仪测出全部输入和输出信号波形图，记录分析时序图，时序图如下所示结果是正确的③根据测试结果，可以得出电路的逻辑功能是正确的53.用译码器设计实现测试1:8线数据分配器①画出用74LS139译码器芯片设计的1:8线数据分配器②根据1:8线数据分配器电路逻辑图逻路组装电路，用静态测试方法对电路进行测试。A2A1A0D𝒀𝟎̅̅̅̅𝒀𝟏̅̅̅̅𝒀𝟐̅̅̅̅𝒀𝟑̅̅̅̅𝒀𝟒̅̅̅̅𝒀𝟓̅̅̅̅𝒀𝟔̅̅̅̅𝒀𝟕̅̅̅̅000001111111000111111111001010111111001111111111010011011111010111111111011011101111011111111111100011110111100111111111101011111011101111111111110011111101110111111111111011111110111111111111③记录整理测试结果写出设计的1:8线数据分配器功能表。功能表如上表所示动态测试如下所示:6④根据静态测试所得功能表以及动态测试所得的时序图，可以知道：当输入地址编码A2A1A0时,相对应的输出端𝐘𝐀𝟐𝐀𝟏𝐀𝟎̅̅̅̅̅̅̅̅̅̅=D,其余输出端为1，所以该电路的逻辑功能是正确的4.测试验证数据选择器逻辑功能采用动态测试方法测试74LS153中一个4选1数据选择器的逻辑功能。测试验证步骤：①4个数据输入引脚D3～D0分别接实验台上的2MHz、1MHz、500kHz、7l00kHz脉冲源。②使能端ST电平和地址输入端B、A信号可直接从编辑数字波形发生器BCD码中选择合适的测试输入信号或者可由编辑数字波形发生器编辑产生8种不同的地址控制信号和使能输入信号组合，选择频率为50KHz，由数字逻辑信号仪测出全部输入和输出信号波形图，记录分析其时序图。时序图如下所示：③用数字信号显示仪同时观察、记录和分析数据选择器输入、使能端ST电平和地址输入端B、A信号与输出波形逻辑关系，上面第一张图中可以看出当使8能端ST=0时，Y=𝐃𝐁𝐀，第二张图可以看出当使能端ST=1时，Y=0。所以该芯片具有4选1数据选择器的逻辑功能。四、问题回答1.三态缓冲器不仅能组成的单向总线，而且还能构成双向总线，数据选择器能组成怎样的总线电路?答：单向的；数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如第四个小实验中有四路数据D0～D3，通过选择控制信号A、B（地址码）从四路数据中选中某一路数据送至输出端Y即是数据选择器的一种应用，所以数据选择器只能进行单向的总线电路，不能构成双向的总线2.列举出中规模集成电路中输入使能端的作用？答：使能端有三个作用：（1）消除译码器输出尖峰干扰（冒险），即使能电平的有效出现在A,B稳定之后;有效使能电平的撤除在A,B再次改变之前（避免A,B,在变化过程中引起输出端产生瞬时干扰脉冲）。（2）能够使用使能端进行芯片的逻辑功能扩展，例如第二个小实验，应用了使能端，将双2:4线译码器扩展为了3:8线译码器。（3）方便构造其他功能的电路，如第三个小实验，利用了使能端，将74LS139译码器芯片设计成1:8线数据分配器3.用测试功能的方法判断芯片好坏，具体测试方法有哪两种？答：动态测试和静态测试4.数字电路实验难免出现问题，你认为产生问题的主要原因有哪几种？你怎样避免此类问题的发生。答：（1）实验器材或者实验平台坏了，包括芯片坏了，导线断了，整个平台坏了等等硬件设施问题，本实验室这个问题还是挺严重的（2）主观上的错误，包括电路设计错误，连线错误，记录数据错误，或者其他种种操作错误都有可能导致实验失败5.看组合逻辑电路图，分析电路逻辑功能。9答：左边是2:4的译码器，当BA=00，右边的三态门只有最上边的选通，Y=1；同理，当BA=01时，Y=0；当BA=10时，Y为频率为0.1MHz的信号；当BA=11时，Y为频率为1MHz的信号。所以该电路的功能是4选1的数据选择器6.记录实验中出现的问题，分析原因，写出解决方法。答：本次实验还是挺顺利的，中间出现一些连线错误的情况，但经过查找最后都解决了五、实验总结通过本实验熟悉了数据选择器和译码器的逻辑功能。同时学会了如何实现数据选择器和译码器的扩展应用。