数字系统仿真vhdl设计第一二章EDA与PLD

ShanghaiJiaoTongUniversityVHDL@SJTU数字系统仿真VHDL设计陈颖琪VHDL@SJTU2第1章EDA技术概述VHDL@SJTU3第1章EDA技术概述1.1EDA技术及其发展概况1.2EDA技术的基本特征和设计工具1.3EDA技术的的实现目标和设计流程1.4硬件描述语言（HardwareDescriptionLanguage）概述1.5EDA技术和ASIC设计1.6EDA技术的发展趋势VHDL@SJTU4第1章EDA技术概述1.1EDA技术及其发展概况ElectronicDesignAutomation：电子设计自动化是一整套电子系统设计软件工具，由CAD，CAM，CAT，CAE发展而来是电子CAD通用软件包，以计算机为平台，融合应用电子技术，计算机技术，智能化技术可辅助进行：集成电路（IC）设计电子电路设计PCB设计与微电子技术、计算机技术、设计工艺同步发展。EDA软件-开发环境计算机-开发工具器件FPGA/CPLD-硬件载体硬件描述语言-表达设计意图VHDL@SJTU5EDA技术的发展阶段20世纪70~80年代CAD阶段孤立的程序，计算机运行速度，存储量，图形功能限制逻辑仿真、印刷电路板（PCB）、IC版图编辑，CAD概念产生。计算，绘图速度受限，程序间数据无统一格式，传输交换不便。20世纪80年代后期EDA发展的中级阶段计算机辅助工程（CAE）阶段。电路仿真，IC布图，IC版图参数提取，PCB布图检验，设计文档制作。与初期比，简单的图形编辑+电路功能设计和图形设计通过电气功能网表将两者联系在一起，实现工程设计。VHDL@SJTU6EDA技术的发展20世纪90年代以后是设计自动化EDA阶段电子系统：朝着多功能、高速度、智能化的方向发展，要求IC设计短时间内高效完成；集成度的提高，使复杂电子系统可在一个集成电路芯片上实现，要求EDA技术从电子系统的功能和行为描述开始，综合设计出逻辑电路，并自动地映射到可供生产的IC版图。这一高级设计技术让EDA真正进入了自动化时代。进入21世纪后，EDA技术开始进如一个崭新的时代，突出表现在以下几个方面：VHDL@SJTU7EDA技术的发展1、电子技术各个领域全面融入EDA技术，除了数字电子技术之外，传统电路系统设计建模理念发生重大变化：软件无线电技术、硬件描述语言的表达和设计标准化、可编程器件的出现，数字信号处理和图像处理的全硬件实现方案的推出，软硬件技术的进一步融合等等。2、IP（IntellectualProperty知识产权）核得到广泛应用，基于IP核的SOC（SystemonChip片上系统）技术日趋成熟，电子设计的知识产权得到表达和确认。3、FPGA实现DSP成为可能，使得基于FPGA的高速数字信号技术得以实现4、嵌入式微处理器软核推出，FPGA、CPLD的规模越来越大，让SOPC（可编程片上系统）技术进入大规模应用，在一片FPGA上实现完备的DSP系统成为可能。5、在仿真和设计两方面支持HDL（硬件描述语言）的EDA软件不断推出，系统级，行为级HDL让复杂的电子系统设计和验证趋于简单。6、EDA技术加快了电子设计领域各学科之间的渗透和融合：模拟数字，软件硬件，系统器件，ASIC/FPGA，行为与结构，标准单元库/IP核VHDL@SJTU8EDA技术的基本特征1.2EDA技术的基本特征和设计工具1.2.1基本特征1、硬件描述语言设计输入2、“自顶而下”设计方法3、逻辑综合和优化4、开放性和标准化5、库（Library）VHDL@SJTU9EDA设计工具1.2.2EDA设计工具1、设计输入工具（编辑器）文字编辑器：数字电路VHDL，Verilog，模拟电路SPICE图形编辑器：版图几何图形，硬件系统方框图，原理图典型的原理图输入工具至少应该包括以下三个方面：（1）基本单元符号库：图形符号和仿真模型（2）原理图编辑的编辑功能（3）产生网表的功能2、设计仿真工具（仿真器）模拟器3、检查/分析工具版图，逻辑连接，时序分析CadenceVHDL@SJTU10EDA设计工具4、优化/综合工具高层次-〉低层次，行为-〉结构Synopsys：DC5、布局和布线工具（适配器）针对具体器件6、下载工具（编程器）将设计适配后输出的文件下载到PLD器件，实现硬件7、PCB设计工具Protel8、模拟电路仿真工具SPICEVHDL@SJTU11EDA设计工具一些IC前端设计工具（1）代码输入：语言输入：SummitVisualHDLSummitReniorMentor图形输入：composerCandenceViewlogicViewdraw（2）电路仿真：数字电路仿真Verilog：VCSSynopsysVerilog—XLCandencemodle-simMentorVhdl：VSSSynopsysNC—vhdlCandencemodle-simMentor模拟电路仿真HsipceSynopsysSpectreSimulator，PspiceCadenceSmartSpiceSilvaco（3）逻辑综合：DCExpertSynopsysBuilderGatesCadenceBlasterRTLMagamaSynplifyPROSynplifyVHDL@SJTU12EDA技术优势1.2.3EDA技术的优势1、采用硬件描述语言，便于复杂系统的设计2、强大的系统建模和电路仿真功能3、具有自主的知识产权4、开发技术的标准化和规范化5、全方面利用计算机的自动设计、仿真和测试技术6、对设计者的硬件知识和硬件经验要求低VHDL@SJTU13EDA技术实现目标1.3EDA技术的的实现目标和设计流程1.3.1实现目标四个应用领域：1、印刷电路板设计（PCB）2、集成电路设计（IC或ASIC）3、可编程逻辑器件设计（FPGA/CPLD)4、混合电路设计不同学科：电子技术-非电子技术不同模式：模拟电路-DSP、电路级-器件级、不同层次：行为级，寄存器级，门级，开关级混合设计VHDL@SJTU14EDA技术应用层次和范畴EDA工具数字系统模块化设计数字电路设计FPGA设计PCB设计ASIC版图设计混合电路设计模拟电路设计器件模型库系统仿真系统级电路级物理实现级VHDL@SJTU15EDA技术主要流程1.3.2EDA设计的主要流程设计准备设计输入设计处理设计验证器件编程VHDL@SJTU16数字集成电路设计流程系统描述（指标要求）逻辑设计功能设计逻辑模板电路设计电路模拟版图设计版图验证（DRC、ERC、LVS）数字IC版图不合格不合格不合格工艺设计（结构和参数）文档子系统行为级描述RTL逻辑图布尔表达式门级网表电路表示到几何表示转化形成掩模版图VHDL@SJTU17模拟集成电路的设计流程性能指标功能块设计行为级设计拓扑选择尺寸优化物理版图设计模拟IC版图功能模块电路模拟电路拓扑电路原理图行为级模拟宏模型模拟电路性能预估电路模拟版图参数提取及后模拟结构级设计单元级设计电路级设计版图级设计VHDL@SJTU18硬件描述语言1.4硬件描述语言HardwareDiscriptionLanguage可以描述硬件电路的功能，信号连接关系及定时（时序）关系的语言，形式化方法描述数字电路和设计数字电路系统的语言。VHDL1983，美国国防部发起创建。1987，1993，2002IEEE标准1076描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL@SJTU19VHDLVHDL的程序结构特点：更强的行为描述能力；是设计语言，标准网表格式，也是仿真语言；实体，程序包，库概念支持大规模设计，利用已有设计重用；可利用EDA工具进行综合，生成电路；与具体硬件结构和实现工艺无关VHDL@SJTU20VerilogVerilogHDL1983——GatewayDesignAutomation1989——CandencepurchasedGateway1990——CandencereleasedVerilogtopublic1995——IEEEVerilog136419952001——IEEEVerilog13642001VerilogHDL是在C语言基础上发展而来的HDL，简洁，高效，易用VerilogHDL和VHDL是目前世界上最流行的两种硬件描述语言VHDL@SJTU21ABEL-HDLABEL-HDLABEL设计语言是一种最基本的HDL，与VerilogHDL属于同一级别，但其特性和受支持程度远不如Verilog。ABEL从PLD设计中发展而来Verilog从IC设计中发展而来特点：格式简洁，编译要求宽松。应用场合越来越少VHDL@SJTU22不同层次的描述方式设计层次行为描述结构描述系统级systemlevel系统算法系统逻辑框图RTL级（寄存器传输级）级）registertransfelevel数据流图，真值表，状态机寄存器，ALU，ROM等等分模块描述门级gate-level布尔方程，真值表逻辑门，触发器，锁存器构成的逻辑图版图级layout-level几何图形图形连接关系VHDL@SJTU23HDL比较Verilog和VHDL的比较二者主要区别在逻辑表达描述级别：VHDL：更适合于行为级描述，适用于电路高级建模，较适合于FPGA/CPLD目标器件设计。入门相对较难，熟悉后设计效率高于verilogVerilog：RTL级硬件描述语言，适合于RTL级和更低层次的门电路级描述，更适合于直接的集成电路或ASIC设计。易学易用，入门容易VHDL@SJTU24EDA技术和ASIC设计1.5EDA技术和ASIC设计1.5.1ASIC的特点和分类ASIC(ApplicationSpecificIntegratedCircuit)专用集成电路应专门用户要求和特定应用领域的需要而设计、制造的集成电路。特点：面向特定用户的需求，批量生产时与通用IC相比体积更小、功耗更低、可靠性高、性能高、保密性强、成本低。VHDL@SJTU25数字集成电路分类数字集成电路分类数字集成电路标准电路用户定制电路RAM，ROM，SSI，LSI，如74系列，CMOS软件组态的微处理器，CPU，DSP，PLC全定制电路半定制电路门阵列标准单元阵列可编程器件PLDPROM，PLA，PAL，GAL，CPLDFPGAVHDL@SJTU26ASIC特点和分类ASIC分类1.按功能分数字模拟数模混合微波2.按使用材料硅最常用，数字/模拟/数模混合ASIC•MOS型70%，双极型16%，BiCMOS型11%砷化镓高速抗辐射工作温度宽，微波ASICVHDL@SJTU27ASIC特点和分类3.按设计方法全定制，各层掩模按特定电路功能专门制造半定制，有约束性的设计•门阵列：预先制好的硅阵列，包含基本逻辑门和触发器，片上留有布线区•标准单元：将预先配置好的经过测试有一定功能的逻辑块作为标准单元，存放在数据库，供设计时调用，在版图级完成与电路一一对应的最终设计•PLDVHDL@SJTU28ASIC设计方法1.5.2ASIC的设计方法ASIC的设计方法全定制法半定制法门阵列法标准单元法可编程逻辑器件法VHDL@SJTU29IP核概念与SOC设计1.5.3IP核复用技术与SOC设计1、IP核的基本概念IP，原意知识产权，著作权。在IC设计领域，可理解为用于ASIC或FPGA/CPLD中的预先设计好的电路功能模块。与IC工艺无关，可以移植到不同的半导体工艺中IC设计复用：复用以前的IP，利用已有的或第三方IP作为宏单元进行系统集成，形成完整的系统。VHDL@SJTU30IP核种类IP核种类----硬核，固核，软核硬核•以版图形式描述•基于一定设计工艺，设计者不能修改，系统设计布局布线难，灵活性较差•有效保护知识产权固核•由RTL描述和