数字逻辑与数字系统设计2015试卷

数字电子技术2015年试卷A一、填空题(每空1分，共20分)1.逻辑函数FABCABC的反函数F，对偶式'F。2.完成转换：(121)10=()2=()16=()8421BCD。3.表示逻辑函数的方法有、、、等。4.三态门的三种输出状态分别是0、1和。5.一个16路数据分配器，其地址选择输入端有个。6.对于JK触发器，若J=K=1，可完成触发器的逻辑功能。7.米里型时序电路的输出状态与和有关。8.设计一个有17个有效状态的十七进制计数器需要个触发器。9.计数器按数字的变化规律来分，可分为计数器、计数器和计数器。10.在VHDL语言中，变量只能在Process和中定义，并只在其内部有效；而信号只能在Entity和中定义。二、单项选择题(每小题1.5分，共15分)1.十六进制数(7D.F3)16的八进制数是_______。A．(176.746)8B.(175.746)8C.(175.745)8D.(176.756)82.(7)10的余3码是________。A．1011B．1100C．1010D．10013.函数F(A，B，C，D)=∑m(1,3,5,7,8,13,15)，它的卡诺图如下图所示。函数的最简与或表达式F=___________。A.FADBDABCDB.FADBDABCDC.FADBDABCDD.FADBDABCD4.n个变量的最小项是________。A．n个变量的积项，它包含全部n个变量，每个变量可用原变量或反变量B．n个变量的和项，它包含全部n个变量，每个变量可用原变量或反变量C．n个变量的积项，它包含全部n个变量，每个变量仅为原变量D．n个变量的和项，它包含全部n个变量，每个变量仅为反变量得分CDAB000111100011011111111015．逻辑函数的表示方法中具有唯一性的是________。A.真值表B.布尔表达式C.逻辑图D.VHDL语言6．下图为数据选择器构成的函数发生器，其输出逻辑Y等于________。A.Y=AB；B.；C.Y=A；D.Y=B。7．用n个触发器构成的计数器，可得到的最大计数模为________。A.nB.2nC.2nD.8．一个T触发器，在T=1时，加上时钟脉冲，则触发器________。A．保持原态B．置0C．置1D．翻转9.在四变量卡诺图中，逻辑上相邻的一组最小项为（）。A.m0与m5B.m7与m15C.m5与m12D.m13与m810.若要使JK触发器来实现特性方程n1nQQ工作，应使输入JK=（）。A.00B.01C.11D.10三、简答题(每小题5分，共20分)1.用代数法将函数FABCABADCBD化简为最简与-或表达式。2.用完整的VHDL语言描述逻辑函数表达式FACABDBCD3.试用集成数据选择器74LS151实现逻辑函数(1,3,5,6)Fm，写出实现过程。BAY12n得分4.在实验中，若要用74LS161实现一个13进制计数器，如果用清零法，该如何连线？请在下图画出。四、分析题(共25分)1.由3线-8线译码器74LS138和8选1数据选择器74LS151组成如下所示的逻辑电路。X2X1X0和Z2Z1Z0为两个3位二进制数，试分析电路的逻辑功能,要求写出分析过程。（10分）2.分析如图所示的时序电路是几进制分频电路？要求：（1）画出状态转换图；（2）画出Q0Q1Q2Q3及Z的波形图。（15分）得分A2A1A0X2X1X0A2A1A0Z2Z1Z076543210FFFFFFFF76543210DDDDDDDDYE321SSS174LS13874LS15174LS290&Q3Q2Q1Q0R01R02S91S92CPCP0CP1进位输出Z五、综合题(共20分)1.试用四位二进制同步计数器74LS161和八选一数据选择器74LS151及必要的逻辑门设计一个数字序列发生器，使之可以周期性地产生如下数字序列信号：01101110要求：（1）写出设计思路；（6分）（2）另行画出连线图；（8分）（3）画出输出F的波形图（6分）数字电子技术2015年试卷B一、填空题(每空1分，共20分)得分CPQ0Q1Q2Q3Z74LS161D3D2D1D0Q3Q2Q1Q0COPTCPCRLD74LS151D0D1D2D3D4D5D6D7A2A1A0FE1、完成转换：(79)10=()2=()16=()8421BCD。2、表示逻辑函数的方法有、、、等。3、逻辑函数()FABCCD的反函数F，其对偶式'F。4、在VHDL语言中，变量只能在和Function中定义，并只在其内部有效；而信号只能在和Architecture中定义。5、计数器按照触发方式来分，可分为方式和方式。6、集电极开路门（OC门）在使用时必须外接和，才能提供高电平输出信号。7、一个32路数据分配器，其地址选择输入端应该有个。8、对于JK触发器的特征方程是，若J=K=1，可完成触发器的逻辑功能。9、设计一个有21个有效状态的21进制计数器时需要个触发器。10、Moore型时序电路的输出仅取决于电路的，和电路的输入无关。二、单项选择题(每小题1.5分，共15分)1．八进制数（163.25）8的十六进制数是________。A.（73.54）16B.（74.54）16C.（73.55）16D.（74.55）162.Gray码的特点是相邻码组中有________位码相异。A．三位B.两位C.一位D.四位3.函数F(A，B，C，D)=∑m(1,3,4,6,8,10)，它的卡诺图如下图所示。函数的最简与或表达式F=___________。A.FABDABDABDB.C.D.4.要使3—8线译码器（74LS138）正常工作，使能控制端1S、2S、3S的电平信号应是________。A．000B.100C.011D.1115．某逻辑门输入A、B和输出F的波形如右图所示，则F(A，B)的表达式是_______。A.F=ABB.F=A+BC.D.6．组合逻辑电路是指由________构成的电路。DBADCACBAFDCADBACBAFDBADBADBAFBAF__BAF得分CDAB0001111000110111111011A.触发器B.门电路C.计数器D.寄存器7．对于JK触发器，输入J=0，K=1，CP脉冲作用后，触发器次态应为_______。A．1B.0C.D.以上都不对8．电路如右图所示，经CP脉冲作用后，欲使，则A，B输入应为________。A．A=0，B=0B．A=1，B=×C．A=0，B=1D．A=1，B=09.5个变量的逻辑函数共有（）个最小项。A.16B.18C.32D.1010.可以用来直接实现数据串行-并行、并行-串行转换的器件是（）。A.数据分配器B.计数器C.移位寄存器D.译码器三、简答题(每小题5分，共20分)1.用卡诺图法化简逻辑函数(2,4,6,9,13,14)(0,1,3,11,15)Fmd2.用VHDL语言描述下降沿触发的D型触发器3.用74LS138译码器和必要的逻辑门实现逻辑函数FABABC，在下图基础上画出电路图并写出实现过程。1nQQ得分QQJKABCP4.在实验中，若要用74LS161实现一个11进制计数器，如果用置数法，该如何连线？请写出设计过程并在下图基础上画出电路图。四、分析题(共25分)1.下图中74LS161及与非门用来构成一个10进制计数器,74LS85是一个四位二进制比较器，分析电路的功能，要求（1）写出分析过程，（2）画出F1、F2、F3的波形。（10分）得分+5VCP&D0D1D2D3Q0Q1Q2Q3PTCRLD74LS161+5V+5VB0B1B2B3A0A1A2A3+5VF1F2F374LS85ABA=BABaba=bab2.分析如图所示的时序电路，是几进制分频电路。要求画出（1）状态转换图；（2）Q0Q1Q2Q3及Z的波形图。（15分）CPQ0Q1Q2Q3ZCPF1F2F374LS290&Q3Q2Q1Q0R01R02S91S92CPCP0CP1进位输出Z