数字逻辑试卷卷

┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊┊┊┊┊┊┊┊┊┊订┊┊┊┊┊┊┊┊┊┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊学号姓名不能超过装订线否则作废专业班级学号姓名惠州学院期末考试试卷（A）卷（2011——2012学年度第二学期）考试科目《数字逻辑与数字系统》考试时间2012年7月日题次一二三四五六总分得分评卷人签名提示：一、二题客观题答在试卷上，三、四、五主观题题答在卷后白纸上。一、单项选择题（每小题1分，共10分）1.组合电路通常由________组成。A.门电路B.触发器(时序)C.计数器D.寄存器2.八选一数据选择器，其地址输入端有________个。A．1B．2C．3D．43.设A1、A2为四选一数据选择器的地址码，X0、X1、X2、X3为数据输入，Y为数据输出，则输出Y与X和A之间的表达式为________。A.301201101001XAAXAAXAAXAAB.301201101001XAAXAAXAAXAAC.301201101001XAAXAAXAAXAAD.301201101001XAAXAAXAAXAA4．同步计数器与异步计数器最大的区别是________。A.电路简单B.触发器利用率高C.不受时钟CP控制D.触发器不受同一CP控制5.摩尔型时序电路的输出________。A．仅与当前外输入有关B.仅与内部状态有关C.与外输入和内部状态都有关（米里）D.与内输入和内部状态都有关6.时序逻辑电路中一定包含________。A．组合逻辑电路B．移位寄存器C．触发器D．译码器7．双向数据总线常采用________构成。A.数据分配器B.数据选择器C.三态门D.译码器8.用n个触发器构成计数器，可得到的最大计数长度（即计数模）为________。A．nB．2nC．n2D．2n9．PLA是指________。A.可编程逻辑阵列B.只读存储器C.可编程的只读存储器D.可擦写可编程的只读存储器10．数字系统与逻辑功能部件的主要区别在于有没有________。A.存储器B.译码器C.加法器D.控制器教务处制第1页（共3页）┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊┊┊┊┊┊┊┊┊┊订┊┊┊┊┊┊┊┊┊┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊学号姓名不能超过装订线否则作废专业班级学号姓名二、填空题（每空1分，共10分）1．格雷码的特点是相邻两个编码_只有一个2进制位状态不同______________。2.一个逻辑函数，如果有n个变量，则有____2的n次方____个最小项。3.在8:3优先编码器（74LS148）中，8条数据输入线71II—同时有效时，优先级最高为7I线，则输出线012YYY的值是__000_______。4.对于D触发器，若其现态是0，此时输入D=1，CP脉冲作用后，触发器的次态为1。5．时序逻辑电路的特点是，任意时刻的输出状态仅取决于该时刻的输入逻辑变量信号，而且与电路_______原来状态_________有关，因此时序电路具有记忆功能。组合逻辑电路在逻辑功能上的特点是：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。时序逻辑电路在逻辑功能上的特点是：任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态。（即还与以前的输入有关）。6.一个触发器有____2__个稳态。7.JK触发器在CP脉冲作用下，欲使nnQ1Q，则输入信号JK应为___J=1K=1____。8.RAM（随机读写存储器）和ROM（只读存储器）有三组信号线，它们是___地址线_______、数据线、控制线。9.64K×16位芯片，其地址线有___16_条。10.GAL是指__通用阵列逻辑___，它是一种高密度的可编程逻辑器件。三、运算题（每题5分，共20分）1.用布尔代数简化以下逻辑函数为最简与或式：2.用真值表证明下列等式BCCBCBAABCAF=A(1+BC)+非C非B(1+A)+BC=A+非C非B+BC=A+1=13.用卡诺图化简下列各式)11,10,9,3,2,1(15,14,13,0DC,B,A,F）（）（m4.用卡诺图判断下列等式F与G的关系CBACABF,ACBCBAG四、分析题（每题15分，共30分）（答案可写在试卷背面）1、分析图1所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明F与A、B的关系。ABS3S2S0S1F图1教务处制第2页（共3页）教务处制第3页（共3页）┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊┊┊┊┊┊┊┊┊┊订┊┊┊┊┊┊┊┊┊┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊学号姓名不能超过装订线否则作废专业班级学号姓名2、分析图2所示的同步时序逻辑电路，做出状态转移表和状态转移图，说明它是米里型电路还是摩尔型电路。当x=1和x=0时，电路分别完成什么功能？JQQKSETCLRJQQKSETCLRCLKxYQ2Q1图2五、设计题（每题15分，共30分）1.设计一个全加器电路，要求用半加器以及或非门构成。2.设A，B，C为保密锁的3个按钮，当A键单独按下时，锁既不打开也不报警；只有当A，B，C或者A，B或者A，C分别同时按下时，锁才能被打开；当不符合上述组合状态时，将发出报警信息。请设计该保密锁的逻辑电路（F为开锁信号，G为报警信号）。（1）列出真值表；（2）用用卡诺图求最简逻辑表达式；（3）画出用与非门实现的电路图。