数字逻辑课程设计指导书

数字逻辑课程设计指导书数字逻辑课程组编安徽工业大学计算机学院目录课程设计基本要求.......................................................................................................3设计任务书.................................................................................................................4题目1：交通信号灯控制器....................................................................................4题目2：数字频率计..............................................................................................5题目3：数字钟.....................................................................................................6题目4：数字式抢答器...........................................................................................7可选设计题目.......................................................................................................8附录1：EDA-V型实验系统介绍...................................................................................9附录2：MAX+PLUSII快速入门.................................................................................18课程设计基本要求1.学生可以完成以下题目之一，经指导教师检查、验收、提交设计报告、评定成绩。2.学生也可以自拟题目进行设计，但需经指导教师审核同意。3.设计方法由学生根据自己情况决定，如采用原理图设计、HDL语言设计、混合式设计等，推荐采用层次式设计方式：顶层用原理图描述，各模块用原理图或HDL描述。4、设计报告应包括设计任务要求、设计思路或过程、原理图或HDL文本、软件仿真结果、硬件调试结果（可选）、设计讨论或心得体会。5、特别提醒：要求做纯硬件逻辑设计，千万不要做成cpu+接口电路+接口程序的方式，后者将不能通过。设计任务书题目1：交通信号灯控制器一、简要说明假设某个十字路口是由一条主干道和一条次干道汇合而成，在每个方向设置了红、黄、绿三种信号灯。考虑到主、次干道车辆数量不同，主干道每次放行时间较长，次干道每次放行时间较短。当绿灯转换成红灯时，黄灯需要亮一小段时间作为信号过渡，以便车辆有时间停靠到禁止线以外。二、任务和要求1、在十字路口的两个方向上各设一组红、绿、黄灯；显示顺序为其中一个方向是绿灯、黄灯、红灯；另一方向是红灯、黄灯、绿灯。2、设主、次干道放行的时间分别为45s和25s，过渡时间为5s。三、可选用的器件EDA-V实验箱（实验箱上有可调数字信号源）题目2：数字频率计一、简要说明频率计是常用的测量仪器，它通过对单位时间内的信号脉冲进行计数，从而测量出信号的频率。频率计工作时，先要产生一个计数允许信号，即单位时间的闸门信号。在此闸门信号有效时间内，对被测信号计数，所计数值即为被测信号频率。二、任务和要求1、设计一个6位数字频率计，频率计的测量范围为1Hz—999999Hz，要求实现动态计数和静态显示。2、被测信号为TTL电平的方波。3、测量过程结束，需要对所计数值进行锁存，并留出一段时间显示被测信号的频率值，再开始下一次测量。在下一次测量之前，应对所有计数器清零。其工作时序如图所示。三、可选用的器件EDA-V实验箱（实验箱上有可调数字信号源）题目3：数字钟一、简要说明数字钟是由振荡器、分频器、计秒电路、计分电路、计时电路组成。计时有24h和12h两种。当接通电源或数字钟走时出现误差，都需要对数字钟作手动时、分、秒时间校正。二、任务和要求1、显示时、分、秒的十进制数字显示，采用24小时制。2、校时功能。3、整点报时。三、可选用的器件EDA-V实验箱（实验箱上有可调数字信号源和蜂鸣器）题目4：数字式抢答器一、简要说明在进行智力竞赛抢答时，需要将参赛者分成若干组进行抢答，究竟谁先谁后单凭主持人的眼睛是很难判断的；在提问或回答时，往往都要有时间限制；另外，犯规要发出一种特殊信号，以便主持人看的清、听得到。要完成上述功能，需要一种“抢答器”。二、任务和要求1、抢答发生后，抢答器能准确地判断出抢先者。并发出声光报警，3秒后自动熄灭。2、抢答器具有互锁功能，某组抢答后能自动封锁其他各组的抢答信号。3、抢答器具有限时功能。显示档次分别为5s、10s、15s，时间到时发出声响，同时，时间要用数码管显示出来。4、抢答者犯规或违章（主持人未说“开始抢答”时，参赛者抢先按钮）时，应自动发出警告信号，以指示灯闪为标志。5、系统应具有一个总复位开关。三、可用的器件EDA-V实验箱（实验箱上有可调数字信号源和蜂鸣器）可选设计题目（1）可编程时间控制器；（2）数字电压表；（3）程控针织园机；（4）数字密码锁；（5）彩灯控制器；（6）多位8421码数字键盘电路；（7）乒乓球模拟比赛游戏机；（8）数字计算器；（9）十翻二运算电路设计；（10）多种波形发生；（11）棋类竞赛计时钟；（12）数显式三极管β值测量仪；（13）顺序控制器；（14）中文字符显示器；（15）出租车自动计费器；（16）程控放大器；（17）简易数控直流稳压电源；（18）大电容数显式测试仪；（19）可编程函数发生器；（20）洗衣机控制器；（21）电话按键显示器；（22）电机转速测试仪；（23）路灯控制器。附录1：EDA-V型实验系统介绍系统的平面结构图如图1所示。一、系统主要由以下模块组成：4位米字型数码管显示模块8位8字型数码管显示模块矩阵键盘输入模块16X16点阵模块128X32液晶显示模块iSPPAC适配器接口CPLD/FPGA适配器接口12位按键输入模块18位拨码开关输入模块蜂鸣器输出模块电平调节模块模拟信号源模块话筒输入模块语音输出模块电阻电容扩展模块自由扩展区8路A/D转换模块D/A转换模块串行EEPROM模块RS232扩展模块EEPROM模块单片机及RS232接口模块可调数字信号源图1EDA-V型实验系统平面结构图二、各组成模块介绍1、4位米字型数码管显示模块数码管为共阴数码管。本模块的输入口共有21个，为17个段信号输入口和4个位信号输入口，分别为A1、A2、B、C、D1、D2、E、F、G、H、J、K、M、N、O、P、DP、SEL0、SEL1、SEL2、SEL3。其中SEL0对应最左端的数码管，SEL3对应最右端的数码管。数码管的管脚分配如图2所示。图2米字型数码管管脚分配2、8位8字型数码管显示模块数码管为共阴数码管。本模块的输入口共有11个，为8个段信号输入口和3个位信号输入口，分别为A、B、C、D、E、F、G、DP、SEL0、SEL1、SEL2。其中SEL0、SEL1、SEL2位于16X16点阵模块区，它们经3-8译码器后送给数码管作位选信号，其对应关系如表1。表1LED数码管显示接口及对应的显示状态接口序号数码管SEL2SEL1SEL0状态111第1位亮110第2位亮101第3位亮100第4位亮011第5位亮010第6位亮001第7位亮000第8位亮注：最左边为第一位电路原理图如图3所示。3、矩阵键盘输入模块本矩阵键盘为4X8键盘，其接口电路原理图如图3所示，I/O口分别为KIN0、KIN1、KIN2、KIN3、SEL0、SEL1、SEL2，其中SEL0、SEL1、SEL2位于16X16点阵区。4、16X16点阵模块接口电路原理图如图3所示。列选信号为SEL0~SEL3经4-16译码器后给出，最右边为第一列；行选信号为L0~L15，最上方为第一行。表2点阵显示接口对应关系表SEL3SEL2SEL1SEL0点亮列号1111第1列1110第2列1101第3列1100第4列1011第5列1010第6列1001第7列1000第8列0111第9列0110第10列0101第11列0100第12列0011第13列0010第14列0001第15列0000第16列图35、128X32液晶显示模块6、iSPPAC适配器接口下载该芯片时将芯片选择开关拨向PAC。7、CPLD/FPGA适配器接口下载该芯片时将芯片选择开关拨向CPLD。8、12位按键输入模块开关弹起时为高电平，按下时为低电平。输出口最左边对应开关K1，最右边对应开关K12。9、18位拨码开关输入模块开关拨向下方时为低电平，拨向上方时为高电平。输出口最左边对应开关D17，最右边对应开关D0。10、蜂鸣器输出模块当输入口BELL_IN输入高电平时，蜂鸣器响。11、电平调节模块调节时，输出口OUT的电平在0~5V内变化。12、模拟信号源模块模块中第一排端口为输入口，第二排端口为输出口，分别说明如下：DiffIN：需差分转换信号输入口；MuxIN1：需叠加信号1输入口；MuxIN2：需叠加信号2输入口；DiffOUT+：差分信号正极性输出端口，为DiffIN差分后的信号；DiffOUT-：差分信号负极性输出端口，为DiffIN差分后的信号；MuxOUT：叠加信号输出端口，为MuxIN1与MuxIN2相加后的信号；SIN_OUT312KHz：正弦信号312KHZ输出端口；13、话筒输入模块通过外接话筒把语音信号输入经放大滤波后从MIC_OUT输出。14、语音输出模块语音信号从SPEAKIN端口输入，经放大后直接由内部喇叭输出。15、电阻电容扩展模块准备了一些实验常用的电阻电容供实验过程中使用。16、自由扩展区可作额外电路的搭建使用，作用等同于面包板。17、8路A/D转换模块采用ADC0809，外部信号可以分别通过其8路输入端IN0~IN7进入A/D转换器。通过适当设计，目标芯片可以完成对ADC0809的工作方式确定、输入端口选择、数据采集与处理等所有控制工作，并可以通过系统板提供的译码显示电路（LED&LCD）将测得的结果显示出来。I/O口如下：IN0~IN7：8通道模拟信号输入口；D0~D7：8位数据总线输出端口；Vref+、Vref-：参考电压输入端口；INT：中断信号输出端口；/WR：写信号输入端口；/RD：读信号输入端口；CS：片选信号输入端口；A0~A2：输入端口选择信号输入口电路原理图如图4所示图4A/D转换电路原理图18、D/A转换模块8位D/A，I/O口定义如下：D0~D7：数据总线，输入口；/CE：转换允许，低电平有效；/CS：片选，低电平有效；D/AOUT：D/A直接输出口。当跳线接左边时，D/A输出的信号直接从该口输出；当跳线接右边时，D/A输出的信号经运放后输出。电路原理图如图5所示。图5D/A转换电路原理图19、串行E2PROM模块采用的芯片为串行E2PROMAT93C46，I/O口定义如下：CS：片选输入，高电平有效。CLK：串行数据时钟输入。DI：串行数据输入。DO：串行数据输出。ORG：存储器位数选择输入：输入高电平时，选择为16位结构的存储器；输入为低电平时，选择为8位结构的存储器；未连接时，由于内部的上拉电阻，使其为16位存储器。20、RS232扩展模块采用的芯片为MAX232标准串行口接口片，通过