数字钟的设计及仿真

齐鲁理工学院课程设计说明书(论文)题目数字钟的设计及仿真课程名称数字电子技术二级学院机电工程学院专业通信工程班级2013级通信工程一班学生姓名韩登志学号201310537017设计地点电气信息工程训练中心指导教师王迎勋设计起止时间：2015年6月8日至2015年6月21日成绩1机电工程学院数字电子技术课程设计任务书设计（论文）名称：数字钟的设计及仿真专业：通信工程学生姓名：韩登志指导教师：王迎勋下达时间：6月8至6月21日一、课程设计任务：1、设计一数字钟电路，时计数器采用二十四进制，秒和分计数器采用六十进制；2、掌握利用555多谐振荡器产生1kHZ的信号的电路；并利用分频器电路产生秒脉冲信号；3、设计校时电路部分；4、编写任务报告。二、课程设计的基本要求：1.能够实现设计任务的基本功能。2.依据要求运用数字电子技术的理论设计、制定实验方案，并论证方案。3.学习电路仿真过程，绘制电路图，进行基本的仿真试验对设计的电路进行性能分析。4.加深对数字电子技术的理论知识的理解，结合实践进一步加深对单元电路基本功能的掌握和应用。5.学会Multisim13.0的基本内容，并且会利用其设计数字电路。6.撰写课程设计论文要求符合模板的相关要求，字数要求3000字以上。2目录一、设计任务与要求.....................................................................................................................................3二、总体方案设计.........................................................................................................................................3三、单元电路设计与参数计算.....................................................................................................................4四、总原理图及元器件清单.........................................................................................................................8五、仿真与调试.............................................................................................................................................8六、性能测试与分析.....................................................................................................................................9七、结论与心得.............................................................................................................................................9八、参考文献.................................................................................................................................................83数字钟的设计及仿真一、设计任务与要求（一）设计任务：1、设计一数字钟电路，时计数器采用二十四进制，秒和分计数器采用六十进制；2、掌握利用555多谐振荡器产生1kHZ的信号的电路；并利用分频器电路产生秒脉冲信号；3、设计校时电路部分；4、编写任务报告。（二)课程设计要求：1.能够实现设计任务的基本功能。2.依据要求运用数字电子技术的理论设计、制定实验方案，并论证方案。3.学习电路仿真过程，绘制电路图，进行基本的仿真试验对设计的电路进行性能分析。4.加深对数字电子技术的理论知识的理解，结合实践进一步加深对单元电路基本功能的掌握和应用。5.学会Multisim13.0的基本内容，并且会利用其设计数字电路。6.撰写课程设计论文要求符合模板的相关要求，字数要求3000字以上。二、总体方案设计主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有的功能部件都采用TTL集成电路或采用CMOS集成电路。首先构成一个555定时器产生震荡周期为一秒的标准秒脉冲，由74LS90采用清零法分别组成六十进制的秒计数器和分计数器以及24进制计数器。使用74LS48为驱动器，数码管作文显示器。利用晶体振荡电路与分频器电路结合，调整相关内部的电阻和电容大小，使其输出4信号频率为1Hz,即构成了秒脉冲发生器。用两片74LS160级联成60进制计数器，用来计“秒”，其CP输入为秒脉冲；另外两片74LS160级联成60进制计数器，用来计“分”，其CP输入为“秒”变为0时产生的一个下降沿信号；还有两片74LS160级联成24计数器，用来计“时”，其CP输入为“分”变为0时产生的一个下降沿信号，这样六片74LS160实现了数字钟的计时功能。它们的输出用六片数码管显示。三、单元电路设计与参数计算(一)时间脉冲产生电路由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。图1555定时器与RC组成的多谐振荡器图欲得到振荡频率f=1KHz的矩形脉冲，电阻和电容的选取可由下面的公式估算：振荡频率：f=1/T设两个暂稳态持续的时间分别为T1和T2：振荡周期：T=T1+T2其中：T1=0.7(R7+R8+R6)C1T2=0.7R6C5由此可得：5R7=2千欧R8≈1.9千欧R6≈5.0千欧（二）分频器分频器能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完成。由于一个触发器就是一个二分频，N个触发器就是2n个分频器。如果用计数器作分频器，就要按进制数进行分频。例如十进制计数器就是十分频器，M进制计数器就为M分频器。分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS160N来构成的3级1/10分频。其电路图如下图所示:图2分频器接线图（三）计数器计时电路秒计数器和分计数器都采用74LS160N芯片接成60进制计数器，时计数器采用74LS160N芯片接成24进制计数器。6图324进制计数器图460进制计数器（四）校时电路校时电路由两个相同的模块构成，分别校正时和分，下面以校正时的校时电路为例来阐述它的电路原理。它主要是由7451与或非门和74LS375四位双稳态锁存器两7部分组成的控制电路。开关S1合到1端时，74LS375置1，时脉冲信号通过7451N与或非控制门电路，而秒脉冲信号此时不可通过，数字钟正常工作；开关S1和到2端时，74LS375置0，此时秒脉冲信号通过7451N与或非控制门电路，而正常计时的时脉冲信号却不能通过，这样一来，时计数器成为秒计数器实现快速校准。图5校时电路四、总原理图图6总电路图五、仿真与调试（一）时钟结果仿真8图8时钟结果仿真图（二）时间脉冲波形图9时间脉冲波形图六、性能测试与分析经测试之后，电路可以实现设计要求，可以实现数字钟的基本功能，同时校时功能也可以使用。基于仿真结果可以认定，此次多功能数字钟的设计是成功的。七、结论与心得通过此次课程设计，使我更加扎实的掌握了有关数字钟设计方面的知识，在设计过程中虽然遇到了一些问题，但经过一次又一次的思考，一遍又一遍的检查终于找出了原因所在，也暴露出了前期我在这方面的知识欠缺和经验不足。实践出真知，通过亲自动手制作，使我们掌握的知识不再是纸上谈兵。过而能改，善莫大焉。在课程设计过程中，我们不断发现错误，不断改正，不断领悟，不断获取。最终的检测调试环节，本身就是在践行“过而能改，善莫大焉”的知行观。这次课程设计终于顺利完成了，在设计中遇到了很多问题，最后在老师和同学的帮助下，终于迎刃而解。在今后社会的发展和学习实践过程中，一定要不懈努力，不能遇到问题就想到要退缩，一定要不厌其烦的发现问题所在，然后一一9进行解决，只有这样，才能成功的做成想做的事，才能在今后的道路上劈荆斩棘，而不是知难而退，那样永远不可能收获成功，收获喜悦，也永远不可能得到社会及他人对你的认可！八、参考文献1、康华光编著，数字电子技术，高等教育出版社，2009年2、杨志忠编著，电子技术课程设计，机械工业出版社，2008年3、陈明义编著，电子技术课程设计实用教程，中南大学出版社，2006年