搜索
模拟与数字电子技术课程设计报告设计课题：高保真音频功率放大器十进制加法器电路专业班级：学生姓名：指导教师：设计时间：高保真音频功率放大器的设计与制作一、设计任务与要求1.输出功率10W/8Ω2.频率响应20～20kHz3.效率60﹪4.失真小二、方案设计与论证功率放大器，简称“功放”。很多情况下主机的额定输出功率不能胜任带动整个音响系统的任务，这时就要在主机和播放设备之间加装功率放大器来补充所需的功率缺口，而功率放大器在整个音响系统中起到了“组织、协调”的枢纽作用，在某种程度上主宰着整个系统能否提供良好的音质输出。音频放大器的目的是以要求的音量和功率水平在发声输出元件上重新产生真实、高效和低失真的输入音频信号。音频频率范围约为20Hz～20kHz，因此放大器必须在此频率范围内具有良好的频率响应。音频功率放大器的主要作用是向负载提供功率，要求输出功率尽可能大，效率尽可能高。非线性失真尽可能小。方案一双电源供电的OCL互补对称功放电路。方案二单电源供电的OTL功放电路方案三BTL桥式推挽电路和变压器耦合功放电路对于这三种方案均可达到实验目的要求，但对于实际操作性和简易复杂度，以及成本高低选择方案一更优越些，本次课程设计用双电源供电的OCL互补对称公放。此功率放大器的工作状态为甲乙类。功率放大器的工作状态之所以设为甲乙类而不是乙类，其目的是为了减少“交越失真”。因此，需要设计两部分，即前级放大和功率输出级。由于题目是高保真音频功率放大器的设计与制作，因此，必须保证其向负载提供功率，要求输出功率尽可能大，效率尽可能高。非线性失真尽可能小。三、单元电路设计与参数计算1.单元电路设计（1）前级放大电路的一般实现前级由运算放大器组成，并引入电压串联负反馈，带负反馈的驱动级的一般实现图如下：R1RLUA741Ui+Vcc-Vcc+Uo-前级放大电路在实际电路中接入电阻和电位器来改变放大倍数。1和5为偏置(调零端)2为正向输入端3为反向输入端4接地6为输出7接电源8空脚工作电压±22V,差分电压±30V,输入电压±18V,允许功耗500mW.（2）后级放大电路的一般实现U2TDA203012354R1R2R3C1C2CC4UiUo+Vcc-VccTD2030放大原理图VS最大供电电压±22VVi输入VSVi差分输入±15VIO最大输出电流3.5APTOT最大功耗20W保护电路主要功能：短路保护、地线偶然开路保护、电源极性反接保护以及负载泄放电压反冲等。2．参数计算（1）确定电源电压为了达到输出功率10W的设计要求，同时使电路安全可靠的工作，电路的最大输出功率应比POM设计指标大些，一般取POM=1.5PO。即本设计中电路的最大输出功率应按15W来考虑。由于22()1522CCCESCComLLUUUPWRR所以2215815omomLUPRV电源电压取值为15CCVV（2）前级放大的设计前级放大级由运算放大器组成，其中R1、R2组成电压串联负反馈，电位器RP1用于调节放大倍数。驱动级元件参数的选择应根据输出级的需要来考虑。C1为耦合电容，在高频段可视为短路，为满足下限频率的需要，一般取13~1052LiFfRC式中，Ri为驱动级的输入电阻，Ri=R1=82kΩ前级放大采用由运算放大器组成的同相输入放大电路，其电压放大倍数为1211ooLRPdidiUPRRRAUUR（3）后级放大的设计1）后级放大集成电路的选择选用意-法微电子公司（SGS）公司的芯片TDA2030，输出功率大于10W，频率响应10~1400Hz，输出电流峰值最大可达3.5A。2）偏置电路的设计为了克服交越失真，二极管D1、D2、D3和R4、R5共同组成输出级的偏置电路，以使输出级工作于甲乙类状态。其中D1、D2、D3选择相同材料的硅二极管，可获得较好的温度补偿作用。四、总原理图及元器件清单1.原理图音频输入信号前级放大电路运算放大级电路后级放大电路TDA2030功率集成放大器负反馈电路输出保护电路电路流程图V10.2Vrms800Hz0°GNDGNDC15uFR182kΩGNDGNDR210kΩR3200kΩKey=A55%R42.2kΩC25uF4GNDGND5R55.1kΩC35uFC45uFR65.1kΩGNDGNDGNDGNDR75.1kΩVCC15VVDD-15VR165.1kΩR188ΩGNDXSC1ABExtTrig++__+_GNDGNDU474132476512367U1TDA203012354GNDR84ΩD11N4148D21N4148GNDGND8R97kΩR107kΩD31N4148D41N4148D51N41481012139GNDGNDC85uFVDDXDA1THDC75uFVCC1XWM1VI1517GNDC547uFGND11C647uFGND14R115.11kΩ16GND2．元件清单元件序号型号主要参数数量备注R182KΩ1电阻R25.1KΩ5电阻R310KΩ1电阻R40~200KΩ1滑动变阻器R52.2KΩ1电阻R67KΩ2电阻R78Ω1扬声器偏置电路C15uF2电容C210uF2电容C3470uF1电容C40.1uf1电容D11N4148电流,If平均:150mA电压,Vrrm:100V5二极管U1ua741电源电压±18V允许功耗500mW.1运算放大器U2tda2030电源电压(Vs)±181集成功放五、安装与调试1.开始设计时的电路图的元件选取的不合理，因此设计的电路没能达到设计要求.后经查阅资料修改后通过。主要问题是对元件的认识不全，应需要加强对电子元件的学习。2.用示波器观察输出端的波形，发现存在交越失真。用示波器观察运放输出端的波形，也存在一定的失真，因此先改变运放负反馈，再改变二极管的型号，最后消除交越失真。3.电路调试过程中，开始的输出功率很小，仅2W。用Multisim仿真调试时，采用分级调试的办法，逐级解决问题。最终通过改变电路的负反馈等办法解决了这些问题。六、性能测试与分析（1）效率测试方法：在不失真输出功率的情况下，测出流入电源的电流Icc计算电源供给功率Pdm=Icc*2Vcc，则效率为η=Po/Pdm.当Po=10W时，测得Ioc=550mA,得η=60.6%。（2）失真系数的测量方法：在额定输出功率下直接用失真度测量仪测量。七、结论与心得为期一周的模拟电子技术的课程设计结束了，在这一周的课程设计中，我们学习到体会到了平时生活学习中未曾出现过的问题和事情。我们平时的学习主要是理论知识，这些知识在实际的设计中成为了坚固的基石。然而即便我们完整地学习过了模拟电子技术的课程，我们的知识仍是匮乏的，仍不足以去面对现实的需求。而且在这次课程设计中，我们所需要的不仅仅是理论知识的支撑，更需要的是对问题的实际考量。有许多问题，许多因素是理论中没有的，这就需要我们结合课本知识，查阅资料，向老师请教，和同学交流来完成我们的设计。在这次设计中，我们用到了电子电路设计人员常用的几种软件，通过对这几种软件使用的学习和使用，让我们的课程设计变得方便和完整，我们不由地感叹现代科学技术给我们生活和学习带来的便利。世界上的任何事情都不能仅仅依靠个体的力量去完成，集体的力量才能让生活变得日趋完美。所以，这次课程设计给我们的另一个深切体会就是团队的力量。我们在这次课程设计中，我们共同学习共同进步。通过交流探讨，让整个课程设计从一无所知慢慢走向成熟。所以，在任何时候任何情形下，集体的力量都是最大的，我们都不能脱离集体而存在，集体不只给你帮助，更给你力量和温暖。这次课程设计，给我们许多的提高，从学习能力到动手能力，到分析问题的能力，以及查资料的能力和沟通问题的能力等等。相信在今后的学习中，我们一定会做得更高更快更强,掌握好我们专业所学，成为优秀的电气专业毕业生。八、参考文献[1]康华光电子技术基础模拟部分北京：高等教育出版社2006[2]沈小丰余琼荣电子线路实验——模拟电路实验北京：清华大学出版社2008[3]王立欣杨春玲电子技术实验与课程设计哈尔滨：哈尔滨工业大学出版社2005[4]傅桂荣苏红娟电子技术实践教程上海：上海交通大学出版社2007[5]杨绪东刘行景杨兴瑶使用电子电路精选北京：化学工业出版社2001[6]董玉冰Multisim9在电工电子技术中的应用北京：清华大学出版社2008[7]李东生张勇许四毛Protel99SE电路设计教程北京：电子工业出版社2007[8]杨刚模拟电子技术基础实验北京：电子工业出版社，2003数字电子技术课程设计报告设计课题：十进制加法器电路专业班级：电气工程及其自动化控制0802学生姓名：赵砺凡周小乐指导教师：陈秀宏王枫设计时间：2010年12月27日~31日十进制加法器电路一、设计任务与要求1．实现一个十进制的1位数加法器；2．并能用显示电路显示最后的计算结果；二、方案设计与论证十进制加法器可由BCD码(二－十进制码)来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现,该校正逻辑可将二进制的“和”改变成所要求的十进制格式。n位BCD码行波式进位加法器由n级组成,每一级将一对4位的BCD数字相加,并通过一位进位线与其相邻级连接。在十进制运算时,当相加二数之和大于9时,便产生进位。可是用BCD码完成十进制数运算时,当和数大于9时,必须对和数进行加6修正。这是因为,采用BCD码后,在二数相加的和数小于等于9时,十进制运算的结果是正确的；而当相加的和数大于9时,结果不正确,必须加6修正后才能得出正确的结果。常用的十进制加法器可以用8421码、2421码、余三码来实现。考虑到平常学习使用习惯，本次设计使用的是8421码。全加器：能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。或：不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。方案一：串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。优点：电路比较简单。最大缺点：进位信号是由低位向高位逐级传递的，运算速度慢。方案二：超前进位加法器为了提高运算速度，必须设法减小或消除由于进位信号逐级传递所消耗的时间，于是制成了超前进位加法器。优点：与串行进位加法器相比，（特别是位数比较大的时候）超前进位加法器的延迟时间大大缩短了。缺点：电路比较复杂。考虑电路的准确性以及快速性，我们采用了超前进位加法器，两片74LS283以及必要的门电路。三、单元电路设计与参数计算1编码电路部分B174LS147DA9B7C6D143134152212111857463910GND8VCC16B274LS147DA9B7C6D143134152212111857463910GND8VCC16VCC5VGNDGNDV15VJ1J2用两片74LS147编码器作为加法器整体电路的输入。因为74LS147输出及输入为低电平有效，所以在输出部分与非门连接，是其输出作为加法器输入时为高电平有效。用5V的直流电源作为被加数和加数的输入信号。2加法器部分电路U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U274LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07GND进位信号被加数加数和3译码器部分电路ABCDEFGCKABCDEFGCKU374LS48DA7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5~BI/RBO4U474LS48DA7B1C2D6OA13OD10OE9OF15OC11OB12OG14~LT3~RBI5~BI/RBO4R1180ΩRPACK7GNDVCC5VR2180ΩRPACK7GND进位产生信号和十位显示个位显示四、总原理图及元器件清单1．总原理图U174LS283DSUM_