搜索
武汉理工大学考试试题纸（A卷）课程名称DSP原理及应用专业班级电信0701～06题号一二三四五六七八九十总分题分一、名词解释（16分，各4分）1.位反转寻址2.不可屏蔽中断3.改进的哈佛结构4.MIPS二、判断题（10分，各1分）1.不包含硬件乘法器的微处理器不是DSP器件（）2.绝对寻址的指令为一个字长（）3.软件中断是可屏蔽中断（）4.等待状态寄存器不能为I/O空间插入等待周期（）5.汇编语言的指令可以直接嵌入到C程序中（）6..Data段属于未初始化段（）7.中断矢量区的存储空间地址复位时为FF80H,这个区域可以搬移到其他地址区去（）8.在DSP中存储器和存储空间是不同的（）9.TMS320C54xx的ALU是40位的（）10.DARAM是双访问数据存储器（）三、什么是流水线技术并画图说明C54x的流水线操作（8分）四、简答（24分，各6分）1.如果要使用定时器，并且要利用其中断，应该怎样初始化？2.在FIR滤波器的DSP实现中，循环缓冲区法的特点是什么？3.链接命令文件(*.cmd)程序的作用是什么？它的基本结构是怎样的？4.TMS320C54x的总线结构有什么特点？具体包括哪些总线？五、论述（20分，各10分）1.为什么DSP能快速实时实现数字信号处理处理算法？2.说明TMS320C545402的中断响应、执行过程。六、阅读分析程序（共16分）1.解释每条指令的功能，并分别说明执行指令后，累加器A和暂存器T的结果如何？？（假设累加器A=FF01234567H）（4分）1）STHA，-8，T2）STLA，8，T2.逐条解释指令含义，并说明程序段功能(4分)size.set120stack.usect“STACK”，sizeSTM#stack+size，SP3.逐条解释指令，最后说明程序所实现的功能。（8分）.mmregs.bssa，4.bssx，4.bssy，1.defStart.textStart：LD#*,DPSTM#x，AR2STM#a，AR3RPTZA，#19MAC*AR2+，*AR3+，ASTHA，@ySTLA，@y+l.end七、程序设计（6分）试编程实现：Z32＝X32+Y32-W32，其中数据均为32位数，数据寻址采用直接寻址法。武汉理工大学教务处试题标准答案及评分标准用纸课程名称DSP原理及应用（A卷）一、名词解释（16分，各4分）1.位反转寻址：间接寻址中的一种，一般用于FFT整序，格式为*ARx±0B，将步长AR0(FFT长度的一半)与ARx(输入序列首址)反向进位加得到新地址。2.不可屏蔽中断：不可以用软件控制位来屏蔽或开放的中断，CPU对这一类中断总是响应，包括所有的软件中断，以及两个外部硬件中断：/RS(复位)和/NMI。3.改进的哈佛结构：具有以下特点：程序空间和数据空间分开，各自有自己的地址总线和数据总线，能够同时取指令(来自程序存储器)和取操作数(来自数据存储器)，具有多条总线，即一条程序总线和多条数据总线,并且程序空间和数据空间可以互相传送数据等。4.MIPS:MillionsofInstructionPerSecond,每秒执行百万条指令。综合了时钟频率、并行度、机器周期等来反映处理速度的指标，与机器周期互为倒数。二、判断题（10分，各1分）1.√2.×3.×4.×5.√6.×7.√8.√9.√10.√三、什么是流水线技术并画图说明C54x的流水线操作（8分）DSP执行一条指令，可分成取指、译码、取操作和执行等几个阶段。当指令较多时，在程序运行过程中这几个阶段是重叠的，这样，在执行本条指令的同时，还依次完成了后面3条指令的取操作数、译码和取指，将指令周期降低到最小值。’C54x的流水线操作是由6个操作阶段或操作周期组成。在任何一个机器周期内，可以有1~6条不同的指令在同时工作，每条指令可在不同的周期内工作在不同的操作阶段。四、简答（24分，各6分）1.定时器初始化：（1）置位TSS=1,停止定时器（2）载入PRD值（定时时间常数）（3）重新加载TCR(包括：TDDR初始化、使TSS=0和TRB=1重载定时周期，启动定时器)。中断初始化：（1）将IFR中的TINT置1,以清除尚未处理完的定时器中断；（2）将IMR中的TINT置1,启动定时器中断。（3）将INTM置0,启动全部中断。2.①在数据存储器中开辟N个单元的一个缓冲区(滑窗)，用来存放最新的N个输入样本；②从最新样本开始取数；③读完最老样本后，输入最新样本来代替最老样本，而其他数据位置不变；④用BK寄存器对缓冲区进行间接寻址，使缓冲区地址首尾相邻。3.为链接器指定各段的存储空间的具体分配，主要由两部分组成:读数执行时钟预取指取指译码寻址T1T2T3T4NN-1N-2N-3N+1NN-1N-2N+2N+1NN-1N+3N+2N+1NN-3N-2N-2N-1N-4N-5N-3N-4NN-1N+1NT3T4N+4N+3N+2N+1N+5N+4N+3N+2六级流水线操作1）MEMORY｛……｝；告诉链接器映射存储器的具体分配。2）SECTIONS｛……｝；告诉连接器程序中各个段在存储区的具体分布。4.多总线结构，保证同时进行取指令和多个数据存取操作，并由辅助寄存器自动增减地址进行寻址，使CPU在一个机器周期内可多次对程序空间和数据空间进行访问。大大地提高了DSP的运行速度。TMS320C54x内部有P、C、D、E等4条总线(每条总线又包括地址总线和数据总线)，可以实现：一个机器周期内从程序存储器取1条指令从数据存储器读2个操作数向数据存储器写1个操作数五、论述（20分，各10分）1.1）接受中断请求：当硬件装置或软件指令请求中断时，CPU的IFR中的相应标志位置1；2）响应中断：a.对于软件中断和非屏蔽中断，CPU立即响应b.对于可屏蔽中断，只有满足以下条件才能响应：(1)优先级别最高(当同时出现一个以上中断时)。(2)状态寄存器ST1中的INTM位为0。(3)中断屏蔽寄存器IMR中的相应位为1。CPU响应中断时，让PC转到适当的地址取出中断向量，并发出中断响应信号IACK，清除相应的中断标志位。3）执行中断服务程序：(1)入栈保护断口地址(PC返回地址)(2)加载中断向量的地址到PC。(3)在中断向量地址上取指，转至中断服务程序(如是延迟分支转移指令，可在它后面安排一条双字或两条单字指令，转移前先执行附加的指令)。(4)执行中断服务程序。(5)中断返回，从堆栈弹出返回地址加到PC。(6)继续执行原中断处的程序。2.DSP芯片是一种特别适合于进行数字信号处理运算的微处理器，其内部结构具有以下特点：1）改进的哈佛结构；2）多总线结构；3）流水线操作；4）多处理单元（ALU、ARAU、ACC、MUL(MAC)等)；5）硬件配置强；6）指令周期短；7）特殊的DSP指令；8）运算精度高；9）省电管理和低功耗。鉴于综合了以上技术，使得DSP具有高度的并行性，能在单指令周期内实现数字信号处理算法中的基本运算，即乘积累加运算。六、阅读分析程序（共16分）1.（4分）STHA，-8，T；右移8位，AH存入T，A=FF01234567H，T=FF01H；STLA，8，T；左移8位，AL存入T，A=FF01234567H，T=6700H；2.（4分）1）伪指令为size赋值为120；2）在RAM中定义一个STACK的保留空间，共120个单元；3）设置堆栈指针，#stack+size→SP，保留区的高地址赋给SP，作为堆栈的栈底3.（8分）.mmregs；伪指令，映射寄存器名可用.bssa，10；伪指令，预留变量区.bssx，10.bssy，1.defStart；伪指令，定义参数，本程序定义，其他程序可用.text；伪指令，可执行代码Start：LD#*,DP；设置数据页指针STM#x，AR2；设置输入序列指针STM#a，AR3；设置系数指针RPTZA，#9；将A清零再将下面一条指令重复执行20次MAC*AR2+，*AR3+，A；x、a乘积累加，结果存于A中STHA，@y；存储高16位STLA，@y+l；存储低16位.end实现101iiixay七、七、试编程实现：Z32＝X32+Y32-W32，其中数据均为32位数，数据寻址采用直接寻址法。.bssxhi,2,1,1...DLD@xhi,ADADD@yhi,ADSUB@whi,ADSTA,@zhi或者：.bssxhi,1.bssxlo,1...LD@xhi,16,AADDS@xlo,AADD@yhi,16,AADDS@ylo,ASUB@whi,16,ASUBB@wlo,ASTHA,@zhiSTLA,@zlo