搜索
河北科技大学信息科学与工程学院卫星应用技术研究室Avalon总线技术报告版本：V1.0日期：2016-3-21最后修改：2016-3-21作者：刘娟技术报告共5页，第2页1总线简介（1）总线最初是指计算机系统中各种信号线的集合，是计算机各部件之间传送数据、地址和控制信息的公共通路，例如PCI总线。（2）随着电子计算机技术和通信技术的发展，总线的概念也被更广泛的使用，现在总线一词不仅用于表示计算机系统中的信号线的集合，也用于表示各种通信系统，例如现场总线，USB总线，485总线。（3）简而言之，可以这样认为，总线就是一种通信规范以及规范的实现方法，不论是计算机系统还是通信领域1.1计算机总线的分类（1）按相对于CPU或其它芯片的位置可分为：片内总线、片外总线；（2）按总线的功能可分为：地址总线、数据总线、控制总线；（3）按总线的层次结构可分为：CPU总线、存储总线、系统总线、外部总线。1.2Avalon总线Avalon总线由ALTERA公司提出，用于在基于FPGA的片上系统中连接片内处理器和片内外设的总线结构。连接到Avalon总线的设备分为主从设备，并各有其工作模式。Avalon总线本身是一个数字逻辑系统，它在实现“信号线汇接”这一传统总线功能的同时，增加了许多内部功能模块，引用了很多新的方法，比如从端仲裁模式，多主端工作方式，延时数据传输，这些功能使得在可编程逻辑器件中可以灵活的实现系统增减和IP复用。Avalon总线是一个设计用于在基于FPGA的片上系统中连接片内处理器和片内外设的总线结构。设计这样一个系统总线结构，主要考虑了一下三个目标：简化片上系统的互联规则，提供一种易用的接口。为总线逻辑优化节省系统资源。同步工作模式。Avalon总线是用于处理器与片内/外外设互连的技术，这就决定了Avalon总线具有以下的一些特点：简单性，易于理解、易于使用。占用资源少，减少对FPGA片内资源的占用。高性能，Avalon总线可以在每一个总线时钟周期完成一次数据传输。专用的地址总线、数据总线和控制总线：这样Avalon总线模块和片上逻辑之间的接口的得以简化，Avalon外设不技术报告共5页，第3页需要识别数据和地址周期。支持高达1024位的数据宽度，支持不是2的偶数幂的数据宽度。支持同步操作，所有Avalon外设的接口与Avalon交换架构的时钟同步，不需要复杂的握手/应答机制。简化了Avalon接口的时序行为，而且便于集成高速外设。支持动态地址对齐，可以处理具有不同数据宽度的外设间的数据传输，Avalon总线的自动地址对齐功能将自动解决数据宽度不匹配的问题，不需要设计者的干预。Avalon总线规范是一个开放的标准，用户可以在未经授权的情况下使用Avalon总线接口来自定义外设。Avalon总线结构采用交换式的总线结构，与传统的总线结构有着显著的优点。采用Avalon交换架构，每个总线主机均有自己的专用互联，总线主机只需抢占共享从机，而不是总线本身。每当系统加入模块或者外设接入优先权改变时，SOPCBuilder利用最少的FPGA资源，产生新的最佳Avalon交换架构。Avalon交换架构支持多种系统体系结构，如单主机/多主机系统，可实现数据在外设与性能最佳数据通道之间的无缝传输。Avalon交换架构同样支持用户所设计的片外处理器和外设。Avalon交换式总线结构支持数据总线的复用、等待周期的产生、外设的地址对齐以及高级的交换式总线传输。Avalon总线在SOPCBuilder中添加外设之后会自动生成，并且会随着外设的添加和删减而自动调整，最终的Avalon总线结构是针对外设配置而生成的一个最佳结构。所以对于用户来说，如果只是使用已经定制好的符合Avalon总线规范的外设来构建系统，不需要了解Avalon总线规范的细节，但是对于要自己设计外设的用户来说，开发的外设必须要符合相应的Avalon总线的规范，否则设计的外设也无法集成到系统中去。Altera提供了Avalon的接口规范，供设计者开发自己的外设和更好地使用外设。该规范向读者描述了诸如微处理器、存储器、UART等主从外设的基于地址的读/写接口的基本知识。Avalon接口规范给出了主从外设间的端口连接关系，通信的时序关系，支持的多种传输方式。设计者可以不去了解Avalon交换结构的实现细节，只要掌握其同外设相连接的接口。技术报告共5页，第4页1.3Avalon总线接口分类可分为两类：Slave和Master。slave是一个从控接口，而master是一个主控接口。slave和master主要的区别是对于Avalon总线控制权的把握。master接口具有相接的Avalon总线控制权，而slave接口是被动的。常见的Avalon的传输结构有：Avalon总线从读（slaveread），Avalon总线带一个延迟状态从读，Avalon总线从写（slavewrite），Avalon总线带一个延迟状态从写。1.4Avalon总线的特点●所有外设的接口与Avalon总线时钟同步，不需要复杂的握手/应答机制。这样就简化了Avalon总线的时序行为，而且便于集成高速外设。Avalon总线以及整个系统的性能可以采用标准的同步时序分析技术来评估。●所有的信号都是高电平或低电平有效，便于信号在总线中高速传输。在Avalon总线中，由数据选择器(而不是三态缓冲器)决定哪个信号驱动哪个外设。因此外设即使在未被选中时也不需要将输出置为高阻态。●为了方便外设的设计，地址、数据和控制信号使用分离的、专用的端口。外设不需要识别地址总线周期和数据总线周期，也不需要在未被选中时使输出无效。分离的地址、数据和控制通道还简化了与片上用户自定义逻辑的连接。Avalon总线还包括许多其他特性和约定，用以支持SOPCBuilder软件自动生成系统、总线和外设，包括：●最大4GB的地址空间——存储器和外设可以映像到32位地址空间中的任意位置●内置地址译码——Avalon总线自动产生所有外设的片选信号，极大地简化了基于Avalon总线的外设的设计工作●多主设备总线结构——Avalon总线上可以包含多个主外设，并自动生成仲裁逻辑●采用向导帮助用户配置系统——SOPCBuilder提供图形化的向导帮助用户进行总线配置(添加外设、指定主/从关系、定义地址映像等)。Avalon总线结构将根据用户在向导中输入的参数自动生成●动态地址对齐——如果参与传输的双方总线宽度不一致，Avalon总线自动处理数据传输的细节，使得不同数据总线宽度的外设能够方便地连接Avalon总线模块为连接到总线的Avalon外设提供了以下的服务：■数据通道多路转换——Avalon总线模块的多路复用器从被选择的从外设向相关主外设传输数据。技术报告共5页，第5页■地址译码——地址译码逻辑为每一个外设提供片选信号。这样，单独的外设不需要对地址线译码以产生片选信号，从而简化了外设的设计。■产生等待状态（Wait-State）——等待状态的产生拓展了一个或多个周期的总线传输，这有利于满足某些特殊的同步外设的需要。当从外设无法在一个时钟周期内应答的时候，产生的等待状态可以使主外设进入等待状态。在读使能及写使能信号需要一定的建立时间/保持时间要求的时候也可以产生等待状态。■动态总线宽度——动态总线宽度隐藏了窄带宽外设与较宽的Avalon总线（或者Avalon总线与更高带宽的外设）相接口的细节问题。举例来说，一个32位的主设备从一个16位的存储器中读数据的时候，动态总线宽度可以自动的对16位的存储器进行两次读操作，从而传输32位的数据。这便减少了主设备的逻辑及软件的复杂程度，因为主设备不需要关心外设的物理特性。■中断优先级（Interrupt-Priority）分配——当一个或者多个从外设产生中断的时候，Avalon总线模块根据相应的中断请求号(IRQ)来判定中断请求。■延迟传输（LatentTransfer）能力——在主、从设备之间进行带有延迟传输的逻辑包含于Avalon总线模块的内部。■流式读写（StreamingReadandWrite）能力——在主、从设备之间进行流传输使能的逻辑包含于Avalon总线模块的内部。