搜索
河北科技大学信息科学与工程学院卫星应用技术研究室IP核技术报告版本：V1.0日期：2016-3-21最后修改：2016-3-21作者：路明洋技术报告共9页，第2页1IP核简介IP核，全称知识产权核（英语：intellectualpropertycore），是指某一方提供的、形式为逻辑单元、芯片设计的可重用模块。IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需的周期。IP核可以通过协议由一方提供给另一方，或由一方独自占有。IP核的概念源于产品设计的专利证书和源代码的版权等。设计人员能够以IP核为基础进行专用集成电路或现场可编程逻辑门阵列的逻辑设计，以减少设计周期。IP核分为软核、硬核和固核。软核通常是与工艺无关、具有寄存器传输级硬件描述语言描述的设计代码，可以进行后续设计；硬核是前者通过逻辑综合、布局、布线之后的一系列工艺文件，具有特定的工艺形式、物理实现方式；固核则通常介于上面两者之间，它已经通过功能验证、时序分析等过程，设计人员可以以逻辑门级网表的形式获取IP（知识产权）核将一些在数字电路中常用，但比较复杂的功能块，如FIR滤波器、SDRAM控制器、PCI接口等设计成可修改参数的模块。随着CPLD/FPGA的规模越来越大，设计越来越复杂（IC的复杂度以每年55%的速率递增，而设计能力每年仅提高21%），设计者的主要任务是在规定的时间周期内完成复杂的设计。调用IP核能避免重复劳动，大大减轻工程师的负担，因此使用IP核是一个发展趋势，IP核的重用大大缩短了产品上市时间。利用IP核设计电子系统，引用方便，修改基本元件的功能容易。具有复杂功能和商业价值的IP核一般具有知识产权，尽管IP核的市场活动还不规范，但是仍有许多集成电路设计公司从事IP核的设计、开发和营销工作。2IP核的基本分类IP内核的三种类型IP核有三种不同的存在形式：HDL语言形式，网表形式、版图形式。分别对应我们常说的三类IP内核：软核、固核和硬核。这种分类主要依据产品交付的方式，而这三种IP内核实现方法也各具特色。2.1软核软核是用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。软IP通常是以硬件描述语言HDL源文件的形式出现，应用开发过程与普通的HDL设计也技术报告共9页，第3页十分相似，只是所需的开发硬软件环境比较昂贵。软IP的设计周期短，设计投入少。由于不涉及物理实现，为后续设计留有很大的发挥空间，增大了IP的灵活性和适应性。其主要缺点是在一定程度上使后续工序无法适应整体设计，从而需要一定程度的软IP修正，在性能上也不可能获得全面的优化。由于软核是以源代码的形式提供，尽管源代码可以采用加密方法，但其知识产权保护问题不容忽视。2.2硬核硬核提供设计阶段最终阶段产品：掩模。以经过完全的布局布线的网表形式提供，这种硬核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺寸上的优化。尽管硬核由于缺乏灵活性而可移植性差，但由于无须提供寄存器转移级(RTL)文件，因而更易于实现IP保护。2.3固核固核则是软核和硬核的折衷。大多数应用于FPGA的IP内核均为软核，软核有助于用户调节参数并增强可复用性。软核通常以加密形式提供，这样实际的RTL对用户是不可见的，但布局和布线灵活。在这些加密的软核中，如果对内核进行了参数化，那么用户就可通过头文件或图形用户接口(GUI)方便地对参数进行操作。对于那些对时序要求严格的内核(如PCI接口内核)，可预布线特定信号或分配特定的布线资源，以满足时序要求。这些内核可归类为固核，由于内核是预先设计的代码模块，因此这有可能影响包含该内核的整体设计。由于内核的建立(setup)、保持时间和握手信号都可能是固定的，因此其它电路的设计时都必须考虑与该内核进行正确地接口。如果内核具有固定布局或部分固定的布局，那么这还将影响其它电路的布局。技术报告共9页，第4页3IP核的设计原理软IP内核通常是用某种HDL文本提交用户，它已经过行为级设计优化和功能验证，但其中不含有任何具体的物理信息。据此，用户可以综合出正确的门电路级网表，并可以进行后续结构设计，具有最大的灵活性，可以很容易地借助于EDA综合工具与其他外部逻辑电路结合成一体，根据各种不同的半导体工艺，设计成具有不同性能的器件。可以商品化的软IP内核一般电路结构总门数都在5000门以上。但是，如果后续设计不当，有可能导致整个结果失败。软IP内核又称作虚拟器件。硬IP内核是基于某种半导体工艺的物理设计，已有固定的拓扑布局和具体工艺，并已经过工艺验证，具有可保证的性能。其提供给用户的形式是电路物理结构掩模版图和全套工艺文件，是可以拿来就用的全套技术。固IP内核的设计深度则是介于软IP内核和硬IP内核之间，除了完成硬IP内核所有的设计外，还完成了门电路级综合和时序仿真等设计环节。一般以门电路级网表形式提交用户使用。4IP核的总线介绍为了使IP核集成更快速、更方便，缩短进入市场的时间，迫切需要一种标准的互联方案，在这一背景下产生的片上总线OCB（on-chipbus）技术。目前，基于IP核互连的总线结构较有影响力的有三种：IBM公司的CoreConnect，ARM公司的AMBA(Advanced技术报告共9页，第5页MicrocontrollerBusArchitecture)和SilicoreCorp公司的Wishbone。1．CoreConnect总线IBM公司的CoreConnect总线提供了三种基本结构：处理器内部总线PLB(ProcessorLocalBus)、片上外围总线OPB（On-ChipPeripheralBus）和设备控制总线DCR（DeviceControlRegister）。(1)PLB标准是为总线传输的主要发出者和接受者之间提供高带宽、低延迟的连接。其主要特征为：高性能处理器内部总线；交叠的读和写功能（最快每周期两次传输）；支持分段传输；读和写分开；32～64位数据总线；32位地址空间；支持16～64字节突发传输模式；4级仲裁优先权；特殊DMA（DirectMemoryAccess）模式。(2)OPB标准为连接具有不同的总线宽度及时序要求的外设和内存提供了一条途径，并尽量减小对PLB性能的影响。其主要特性如下：片上外围总线、支持多个主设备；32位地址空间；读和写数据总线分开；8～32位数据总线；动态总线宽度；支持重试模式（如果主设备要求的从设备忙，主设备隔一段时间再次请求）；支持突发（burst）传输模式；支持DMA。(3)DCR是用来规范CPU通用寄存器设备，控制寄存器之间传输数据。DCR总线在内存地址映射中取消了配置寄存器，减少取操作，增加处理器内部总线的带宽。其主要特征如下：-10位地址总线；32位数据总线；同步和异步的传输；分布式结构。CoreConnect拥有完备的一整套技术文档，在技术上可行性较强，可以应用在类似于工作站这样的高性能系统的连接，对于简单的嵌入式应用来说可能有点太复杂，提供的许多特性无法用到。2．AMBA总线AMBA总线体系结构定义了2种总线：AHB（AdvancedHigh-performanceSOC设计初级培训（Bus）和APB（AdvancePeripheralBus）。(1)AHB主要用于连接高性能、高吞吐率的设备，完成ARM芯核与CPU外围部分例如存储通道控制器，DMA控制器，SPI接口等的整合。它的主要特性包括：多控制器；分段传输；单周期总线控制权移交；32～128位总线宽；包含一种访问保护机制，用来区别特权访问和无特权访问模式，或指令和数据提取等；突发传输模式最大为16节；访问空间限制在32位；支持仲裁、REQ、GNT和LOCK；支持字节、半字和字传输。(2)APB是专为降低功耗以及接口复杂性而设计的外围互联总线,它常被用于连接一些低带宽、低速传输的外设，主要特征如下：低性能、低功率外围总线；单控制器；32位地址空间；32位数据总线；分开读和写数据总线。3．Wishbone总线Wishbone总线是Silicore公司推出的片上总线协议。它的结构极其简技术报告共9页，第6页单、灵活，又完全公开、完全免费，获得众多支持。主要特征如下：所有应用使用一个总线体系结构；支持多控制器；64位地址空间；8～64位数据总线（可扩展）；单周期读和写；支持重试；支持内存映射，FIFO（FISRTINFIRSTOUT）和十字互连接口；由终端用户定义仲裁方式。同前2种总线结构相比，Wishbone只定义了一种高速总线，在既需要高速总线又需要低速总线的系统中，使用两个Wishbone接口，比起设计两个不同的接口要简单些。4．Avalon总线这里，再介绍下将要用到的Avalon总线。Avalon总线发布于2000年的秋天，是Altera公司针对FPGAs而设计的一种SOPC接口标准。它提供了各设备之间连接的接口，可以用于片上处理器和外设之间的连接。Avalon总线具有支持SOPC，结构简单和可参数化配置等特点。主要特征如下：32位地址空间，共计4Gbytes；所有Avalon总线信号都是和Avalon总线时钟同步的，这种设计简化了Avalon总线的时序行为，便于和高速外设的连接；地址、数据和控制信号使用独立的端口，以简化外设的设计；Avalon总线自动为所有外设产生片选信号，简化了Avalon总线外设的设计；支持多主设备结构。多个主设备可以共存于Avalon总线之中，Avalon总线会自动产生仲裁逻辑；基于向导的配置。用户可以使用图形化的向导来配置Avalon总线的相关参数；动态的总线宽度。Avalon总线会自动处理不同位宽设备间的信SOC设计初级培训号，使不同位宽的设备可以顺利通讯；5常用的IP核介绍众多的IP提供商包括纯IP提供商、设计服务公司等都可以向设计者提供各种各样的IP核。目前，比较着名的IP提供商包括ARM、Rambus、Synopsys、TTPCom、ParthusCeva、VirageLogic、Artisan、MIPS、Mentor和Mosys等公司。ARM作为业内领先的32位嵌入式RISC(ReducedInstructionSetComputerCPU)微处理器解决方案供应商，自1990年正式成立以来，发展迅速。下面就以ARM公司为例，进行介绍。ARM的IP核技术包括芯片内核、结构延伸、软件开发工具和片上系统解决方案，具有功耗低、性能高、成本低等特点。适用于多种领域，ARM的用户遍及多个行业，包括：汽车、消费、娱乐、成像、工业、控制、网络、存储、安保和无线应用。ARM公司的“chipless”模式非常独特，它从不直接介入芯片的生产和销售领域，而是一直以IP提供者的身份向各大半导体制造商出售知识产权。这种独特的模式，使设计公司、OEM、软件及工具开发公司及制造公司都与ARM结成了合作伙伴关系，使其半导体行业产业链上游的上游，成为许多全球性RISC标准的缔造者。目前，采用ARM公司IP核的半导体公司已多达103家，包括Intel、TI、Motorola、ST、IBM、ADI、美国国家半导体、Infineon、NEC、LSI等半导体巨擘，技术报告共9页，第7页RTOS软件厂商超过50家如微软、WindRiver等公司，EDA工具厂商超过30家如Cadence、Synopsys等。ARM处理器核当前有6个系列产品ARM7，ARM9，ARM9E，ARM10E，SecurCore以及ARM11系列。进一步还包括与其合作伙伴一同研发的产品，如IntelXScale微体系结构和StrongARM产品。其中每一类又根据其包含的不同功能模块而分成多种型号。在ARM内核中常用的四个模块分别用T、D、M和I来表示，它们可供生产厂商根据不同用户的需求来选择配置。(1)T表示Thumb，该内核可从16位指令集扩充到32位ARM指令集。(2)D表示Debug，该内核中包含可用于调试的结构，通常为一个边界扫描链JTAG，以便进入CPU调试模式，从而进行断点设置、单步调试等工作。(3)M表示Mult