最近的发展对DAC的造型

1最近的发展对DAC的造型,测试和标准化文摘在过去几年的技术改进数模转换器(DACs)已经延长了使用数字技术在多种应用。因此,人们越来越关注DAC议题,从研究人员和生产厂家。本文的目的是提供一个计量纵览和主要趋势DACs领域的研究。关键词DAC;建筑;造型;测试;标准1。介绍现在,计算能力已呈指数增长数字在更小的增量成本。因此,许多以前的表现与应用模拟电路已经发现了一种新的lease-on-life在数字领域。应用范围包括热光盘的球员、电信、电脑声卡,数字仪表、计算机图形适配器[1]。然而,真正的世界仍然是并将永远是一个模拟的地方。把数码处理和它带来的好处在真实世界中的应用,模拟信号必须被翻译成格式使数字计算机可以利用。这是模拟数字的变换器的功能(ADC)。处理后的数字计算机或数字信号处理器(DSP),产生的数字流的信息必须返回到它的模拟形式由一个数字模拟转换器(DAC)。再一次模拟,信息就能被“消灭”的人的感官,最经常的视觉和听觉。基于DACs是瓶颈,从模拟到数字的一个世界,反之亦然)。因此,必须特别注意支付给这些部件都从设计的角度,从计量的特征性的观点。论文、会议、标准主要是面向分析基于的。计量性能的DACs看起来不太调查。这些部件都是至关重要的新兴的应用,如电信、在DAC把信息的渠道和频带宽、高分辨率的需要满足需要高速度和较高的计算精度。由于这些原因,DACs接到越来越重视,就不断增长的数量来验证在该领域的科学贡献。此外,波形测量和分析技术委员会(TC-10)的仪器和测量台湾社会工作的一个新项目以产生一个标准集中DACs[2]。由于大多数的科学文献architecture-dependentDAC造型及测试,首节的报道一些发展对DAC架构。在接下来的段落主题计量的概述了油水参照:(1)DAC的造型,(2)DAC测试,(3)DAC标准化。2。DAC建筑这部分重点新进展和主要发展趋势的高性能DACs。对大多数通信电路,最常用的高速DACs是基于current-steering建筑。通常,一个N-bitcurrent-steeringDAC设计使用分段结构,其中输入比特分为两个组和B位二进制编码较次要的切换电流源和(N-B)最重要的比特编码一元电流源切换温度计(图1)。layout-dependent切换系统误差序列,使这样的建筑提出了[3]。研究结果在[4]为基础,提出了一种新的优化设计方法cost-oriented区域发展。优化设计可以通过降低电流源的面积晶体管。相应的DAC可能会有一个小的尺寸与等效子系统的文献报道。2图1.Current-steeringDAC建筑[14]。观点的缩略图为了达到高线性度和虚假的免费动态范围(SFDR),很大程度上的分割已被应用于12-bit[5]320-MSample/scurrent-steeringD/a转换器在0.18-μmCMOS、和七个最显著的位(现金服务企业)被执行同样加权电流源。“design-for-layout”的方法已允许限制面积只有0.44平方毫米的装置。开关噪音的增加伴随高度分割减少了一个新的门闩建筑。对单频正弦信号的获取高精度的DACs建筑,如Σ-Δ循环(图2),通常是优先考虑。在特殊情况下,高阶循环稳定性分析的Σ-Δ仍然是一种挑战,对于研究者。在稳定的高阶error-feedback[6]的基础上Σ-ΔDACs设计一个充分的稳定性判据。这个分析则断言,一个error-feedback实现FIRLth-order噪声传递函数和L+1位是稳定的。这样的error-feedbackDACs是柔韧的不足,达到更好的表现比output-feedback架构。由于噪声的形成和multibit侵略性截断,仿真结果表明这些DACs能达到高分辨率较低的比率甚至对单频正弦信号。图2。对单频正弦信号DAC的建筑。观点的缩略图对单频正弦信号的通带DAC提出了消除[7]承运人泄漏和信噪比in-band恶化和Q通道失配陪我在无线发射机。液力变矩器相结合,实现noise-shapingΣ-Δ串数字FIR滤波器和数模混合semi-digital能够减弱带外量化噪声。图3中功能图的带通D/a转换器提出说明。数字基带我和Q信号首先upsampled和送入oversampled低通noise-shaping光调变器。从数字输出噪声对于牛头刨床和如果在数字域,然后转换成模拟信号通过一个带通D/a转换器与综合过滤。“我和Q信号结合了破产前D/A的界面。的性能存在电流源变频器在匹配已经提高了通过使用带通数据加权平均。3图3。提出了DAC建筑[7]。观点的缩略图事态的发展DAC建筑设计,希望能达到极高的更新速度,包括光学。光子实施提出了油水文献[8]中使用electrooptic聚合物光调变器。有许多优势利用光子技术实施D/A转换,如高速时钟和取样,wide-bandwidth,轻量级组件,降低干扰。一个2-bit实施在低频段实验论证一个转换速度为80MS/年代是有限的,由光电探测器的带宽和它的相关电子产品。3。DAC造型快速扩散的新兴高性能交流的标准、计量和娱乐目的要求以更高的速度和准确度DACs所以他们的设计与测试变得更有挑战性的[9]。因为这个原因,它造型的研究几乎总是面向帮助设计师获得转换器有最好的性能方面的速度和准确度。两个DAC建模技术原理的基础上,提出应用小波理论描述[10]。采用宏观造型无源元件及小蝰蛇和数学方程来描述小波基函数提出了建议。基函数是确定的分析DAC输出信号的时间和在频域。所提出的基本框图DAC造型包括:(1)一个小故障发电机,(2)阻尼的正弦波发生器、(3)指数函数发生器、及(4)蝮蛇(图4)。4图4。DAC模型框图[10]。观点的缩略图Architecture-based造型趋势就是遵循上述引用DAC设计,重点转向或Σ-Δ当前转换器。关于current-steeringDACs,一些论文提出了各种型号的积分非线性(INL)作为功能的电流源的方差的不匹配。然而,这些方法大多没有准确地描绘INL统计的行为和微分非线性(黑暗)也不考虑的影响和黑暗的INL分割。在文献[11]已经证明,分割来源影响当前统计的行为和黑暗INL。此外,回归模型,给出了黑暗INL提供的匹配要求的评价电流源的一个函数current-steeringDAC的分割比例。它还显示,有超过两个分割点,是限制因素的INL[11]。为current-steeringDACs,在当前时滞差分来源是其中一个最重要的非线性误差。在[12]数学模型来解释延迟的影响不同SFDR的温度DAC的建议。该理论分析表明:延迟差异限制电流源DACSFDR即使信号的频率很低。根据这个结果建议设计师来减少延迟在差别或找一些延迟分布优化以提高DAC的性能。在过去,动态元素匹配技术来解决决策提出了静态current-steeringDACs。然而,很少注意直接流到动态测量误差。在[13]来解决几个实现动态误差性能下降,避免由于静态误差来源进行了介绍。在current-steeringDACs动态测量误差分析模型,通过一个动态误差表明它们有助于在一个不同的方式为非线性静态失配误差。摘要针对[14]是容易的自动化电路的设计current-steeringDACs未来。图5显示,这两个最平常的拓扑单元电路的电流源。基本电路包括电流源(CS)晶体管和两个互补的开关晶体管(地方),显示在图5。某些情况下需要另一个梁适安(CAS)晶体管中串联在CS晶体管增加输出阻抗和提高节点的细胞分离、,如图5b。这两个电流源细胞的拓扑结构,即一个简单的细胞和cascoded细胞,被认为是在[14]获得晶体管之间的关系的设计参数及静态和动态模型。一方面,一个匹配的统计分析应用于所有的晶体管的电流源电路。这允许的定义有关电路参数的表达式的DAC规格,而不需要任意边距和蒙特卡罗模拟设计。另一方面,提出了一种改进的电流源的分析提供了一个更现实的开关特性的造型关系和输出电流电晶体尺寸调整时间。由这两个改进模型包括通常的设计过程,电路优化调整时间和上浆可获得适当的静态行为分析,导致电流源面积较小,因此,全面DAC面积下降。5图5。电流源细胞拓扑结构:(一)基本;(b)cascoded[14]。观点的缩略图一个分段DAC结构基于递推分解算法在[15]。一个N-bit二进制DAC被分成两个(N−1)-bitDACs和一个DAC表示。包括一个DAC模型匹配误差进行最优分割发展。它的作用是研究在DAC决议[16]。两个模型,指数和正弦的方法,提出了估计信噪比的下降和变形比(SINAD)。这些模型被用来研究的性能损失multibitDAC用于频率合成器的建筑。从结果[16],它的意思是,振幅的错误不应该被忽略,对DACs少于8位分辨率他们的准确性大大降低合成器输出。然而,使用至少8位意味着更大的死区和更高的电路的复杂性,应用可能需要补偿技术。作者建议表示的选择Σ-Δ建筑为DAC用于合成器。因为它的传递函数的线性和变频器是固有的分辨率可以通过改变操作频率及适应一个参考电压源。4。DAC测试由于在DAC内部复杂性指数级的增长有一个主要的增量在测试时间和设备成本[17]。为了减少足够的时间来进行静态测试给定的N-bitDAC,参数如偏置误差、增益误差,必须充分估计INL、黑暗的模拟相应的输出通过测量只有在一个合适的子集二氮输入代码可能。这些子集通常被称作测试矢量。这个方法是越来越便捷的名义决议,转炉长显得尤为宝贵的高生产量也会被考虑到。然而,一个数量的减6少,需要输入测试矢量的定义可以适当的数学模型进行描述的每个部分的影响基本给定的DAC建筑对其实际的输出电压[18]、[19]和[20]。一旦这个数据而著称,静态测试效率提高可选择输入代码仅使估计最重大的错误的DAC。有趣的教学方法提出了最低数量的输入代码旨在测试两个特殊的装置(21)和家庭基本DAC方案[22],[23]和[24]。交织着功能和参数测试都使用线性Error-Mechanism模型算法(引理)test-point选择策略提出了描述[25][26]。所需的信息是模拟的行为与一个缺点。DAC特别是,通过选择服务的参数估计出的LEMMA-model为被测装置,同时覆盖hard-faults,就有可能有一个方法相结合的功能及规格测试。在[26]作者表明,这使在特定情况下的DACAD5320减少出的数量从124年到66年。一个更一般的方法和正当的[9]。这种方法是基于模型利用一个高级的基本结构特征最常见的高性能DACs,从而使一个主要的总数减少输入测试矢量。参数考虑DAC框图[9]被显示在图6。这样的方案是绝对一般,即独立的低层次的结构或技术细节,和由M⩽N的部分每海里位,这样。位属于B最小有效控制binary-weighted电压或电流片光源(例如一个R-2R梯),而M-B最重要的部分thermometer-encoded(例如他们开车单位电流源数组)。图6。一般的结构框图显示基于高精度DACs的组合和thermometer-encoded部分binary-weighted[9]。观点的缩略图效率改善造成这一过程不仅降低了整体测试时间,但是它也促进设计不仅价格便宜的内置自检(你)体系结构和数字自标定方案。你是一个复杂的系统的一部分对芯片(SoC)的设计。DAC的是其中一个最常用的混7合信号块在一个系统芯片(SoC)。它既要求静态试验和动态试验[27]。你测试静态参数方案,包括增益与偏置误差、黑暗和INL、遵循三个方法。在第一种方法,建议在[28],试验研究工作都需要检查是否有任何的错误超过±0.5LSB的界限。该方案利用多个参考电压增益放大器和精度(图7)。当DTest输入变得活跃,控制逻辑开始试验过程和指导操作的柜台,DAC、模拟开关和multiplexers,观察比较器的输出。该你了偏置电压结构测试,所有黑暗误差二氮输入代码,增益、INL误差在关键分。测量参数进行评价的可编程窗口比较器。凯西是误差放大器之增益(EA)有