惠州学院数电6时序逻辑电路

第六章时序逻辑电路6.1概述6.2时序逻辑电路的分析方法6.3常用时序电路6.4时序逻辑电路的设计方法6.1概述组合电路与时序电路的区别1.组合电路：电路的输出只与电路的输入有关，与电路的前一时刻的状态无关。2.时序电路：电路在某一给定时刻的输出取决于该时刻电路的输入还取决于前一时刻电路的状态由触发器保存时序电路：组合电路+触发器电路的状态与时间顺序有关一、时序逻辑电路的结构特点：X(x1，x2，…，xi)——输入信号Y(y1，y2，…，yj)——输出信号Z(z1，z2，…，zk)——存储电路的输入信号Q(q1，q2，…，qL)——存储电路的输出信号1.时序电路包含组合电路和存储电路两个组成部分，而存储电路必不可少。2.存储电路的输出状态必须反馈到输入端，与输入信号一起共同决定组合电路的输出组合逻辑电路存储电路x1x2x1xiy1y2yjz1zkq1qLY(tn)=F[X(tn)，Q(tn)]——输出方程Q(tn+1)=G[Z(tn)，Q(tn)]——状态方程Z(tn)=H[X(tn)，Q(tn)]——驱动方程（激励方程）tn，tn+1表示相邻的两个离散时间；q1，q2，…,qL为状态变量，代表存储器的输出状态，Q为状态向量组合逻辑电路存储电路x1x2x1xiy1y2yjz1zkq1qL1.按照存储单元状态变化的特点，时序电路可以分成同步时序电路和异步时序电路两大类。在同步时序电路中，所有触发器的状态变化都是在同一时钟信号作用下同时发生的。而在异步时序电路中，各触发器状态的变化不是同时发生，而是有先有后。异步时序电路根据电路的输入是脉冲信号还是电平信号，又可分为：脉冲异步时序电路和电平异步时序电路。一、时序逻辑电路的分类：2.按照输出信号的特点，时序电路可分为米里型（mealy）和摩尔型（moore）两种。mealy型电路的输出状态不仅与存储电路有关，而且与输入也有关，其输出函数Y为：Y(tn)=F[X(tn)，Q(tn)]moore型电路的输出状态仅与存储电路的状态有关而与输入无关，其输出函数Y为：Y(tn)=F[Q(tn)]三、时序机：用输入信号和电路状态（状态变量）的逻辑函数去描述时序电路逻辑功能的方法也叫做时序机（状态机）。时序电路的典型电路有：寄存器，移位寄存器，计数器等，其分析方法比组合电路更复杂些，要引进一些新方法。6.2同步时序电路分析只要能写出给定逻辑电路的输出方程、状态方程、驱动方程，就能表示其逻辑功能，可据此求出在任意给定输入变量和电路现状态下电路的次态和输出。写各触发器的驱动方程写电路的输出函数写触发器的状态方程及时钟条件作状态转换表及状态转换图作时序波形图得到电路的逻辑功能同步时序电路的分析方法输入端的表达式，如T、J、K、D。组合电路的输出把驱动方程代入特性方程描述输入与状态转换关系的表格画出时钟脉冲作用下的输入、输出波形图1.从给定的逻辑图中，写出每个触发器的驱动方程，时钟方程和电路的输出方程。2.求电路的状态方程。把驱动方程代入相应触发器的特性方程，可求出每个触发器的次态方程。即电路的状态方程，并标出时钟条件。一般步骤：3.列出完整的状态转换真值表（包括检查电路能否自启动）。画出状态转换图或时序图。依次假设初态，代入电路的状态方程，输出方程，求出次态。（对n个触发器来说，应包括2n个状态）及输出，列出完整的状态转换真值表，简称状态转换表。4.确定时序电路的逻辑功能。例:做出下图此时序逻辑电路的状态转换表,状态转换图和时序图J1=Q2nQ3n，K1=1J2=Q1n，K2=Q1nQ3nJ3=Q1nQ2n，K3=Q2nYC11J1KQF1C11J1KQF2C11J1KQF3&CP&1①根据图可写出电路的驱动方程：②将驱动方程代入JK触发器的特征方程Qn+1=JQn+KQn中，得状态方程为：Q1n+1=Q2Q3Q1Q2n+1=Q1Q2+Q1Q3Q2Q3n+1=Q1Q2Q3+Q2Q3③写出输出方程为：Y=Q2Q3由于电路每一时刻的状态都和电路的历史情况有关的缘故,所以我们有必要将在一系列时钟信号操作下电路状态转换的全部过程找出来,则电路的逻辑功能便可一目了然。状态转换表：若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算得电路次态和输出值;以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续，将结果列为真值表形式，便得到状态转换表。Q1n+1=0•0•0=1•1=1Q2n+1=0•0+0•0•0=0Q3n+1=0•0•0+0•0=0Y=0•0=0例题中电路无输入变量，次态和输出只取决于电路的初态，设初态为Q3Q2Q1=000，代入其状态方程及输出方程，得：又以001为初态，代入得Q1n+1=0•0•1=0Q2n+1=1•0+1•0•0=1Q3n+1=1•0•0+0•0=0再以010为初态，代入得如此继续，依次得到100，101，110，000，又返回最初设定的初态，列出其状态转换表。Q1n+1=1•0•0=0•0=1Q2n+1=0•1+0•0•1=1Q3n+1=0•1•0+1•0=0CPQ3Q2Q1Y00000100102010030110410005101061101700000111110000每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平，且电路的状态循环一次。所以此电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七进制计数器。若电路初态为111，代入方程得：Q3Q2Q1=000，Y=1状态转换图：更形象表示时序电路的逻辑功能。→代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之下。000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1代表状态时序图：在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫做时序图。tQ1tQ2tQ3tYtCP同步时序电路分析例：已知某同步时序电路的逻辑图，分析电路的逻辑功能。解：1.写出各触发器的驱动方程和电路的输出方程。驱动方程：T1=XQ1nXT2=XQ1n输出方程:XQ1nQ2nZ=XQ2nQ1n2.写状态方程T触发器的特性方程为：nn1nQTQTQnQT将T1n、T2n代入则得到两个触发器的特性方程nn11QXQXn1QXnn1n22222QTQTQnnnn2121QXQQXQnn1n11111QTQTQ同步时序电路分析3.作出电路的状态转换表及状态转换图描述输入与状态转换关系的表格现入X现态Q2nQ1n现控制入T2T1次态Q2n+1Q1n+1现输出Z输入：输入信号、触发器的输入及现态量输出：触发器的次态及组合输出Z填表方法：00010000101111110001101100000T1=XT2n=XnQ1nZ=XQ2nQ1nXQ2nQ1n所有组合求T1T2Z由状态方程求Q2n+1Q1n+1T1=XT2=XQ1n01Z=XQ2nQ1n001010001000011000101001111000001同步时序电路分析现入X=现态Q2nQ1n现控制入T2T1次态Q2n+1Q1n+1现输出Z0001000010111111000110110000001001010001000011000101001111000001由状态表绘出状态图电路状态转换条件转换方向000110111/11/01/0X/Z1/0同步时序电路分析由状态图得电路的逻辑功能：电路是一个可控4进制计数器。X端是控制端，时钟脉冲作为计数脉冲输入。X=1初态为00时，实现4进制加计数;X=0时保持原态。电路属于米莱型、可控4进制计数器。输出不仅取决于电路本身的状态，而且也与输入变量X有关。000110111/11/01/0X/Z1/0同步时序电路分析4.作时序波形图初始状态Q2nQ1n为00，输入X的序列为1111100111。X=1，4进制加计数X=0保持原态010010111000010010001010X=1，4进制加计数§6.3常用的时序电路分析§6.3.1寄存器和移位寄存器在数字系统中，常需要将一些数码暂时存放起来，这种暂时存放数码的电路就叫寄存器。一个触发器可以寄存1位二进制数码，要寄存几位数码，就应具备几个触发器。此外，寄存器还应具有由门电路构成的控制电路，以保证信号的接收和清除。移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作用下，能够把寄存器中的数依次向右或向左移。它是一个同步时序逻辑电路。6.3常用时序逻辑电路6.3.1寄存器和移位寄存器双2位寄存器74LS75定义：在数字电路中，用来存放二进制数据或代码的电路。当CP=1时，送到数据输入端的数据被存入寄存器，当CP=0时，存入寄存器的数据将保持不变。并行输入、并行输出双2位寄存器74LS75（1）寄存器6.3常用时序逻辑电路该寄存器具有异步清零功能，当RD=0时，触发器全部清零；当RD=1，仅在上升沿，送到数据输入端的数据被存入寄存器，实现送数功能。由于此寄存器是由边沿触发器构成，所以其抗干扰能力很强。4位寄存器74LS1754位寄存器74LS175单拍工作方式寄存器，其接收数码时所有数码都是同时读入的，而且触发器中的数据是并行地出现在输出端的，因此称此种输入、输出方式为并行输入、并行输出方式。1DC1Q0Q0D0CP1DC1Q1Q1D11DC1Q3Q3D31DC1Q2Q2D274ls175逻辑图二.移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出从CP上升沿开始到输出新状态的建立需要经过一段传输延迟时间，所以当CP上升沿同时作用于所有触发器时，它们输入端的状态都未改变。于是，FF1按Q0原来的状态翻转，FF2按Q1原来的状态翻转，FF3按Q2原来的状态翻转，同时，输入端的代码存入FF0，总的效果是寄存器的代码依次右移一位。例如在四个CP周期内输入代码依次为1011，移位情况如状态表。DI1DFF0C11DFF1C11DFF2C11DFF3C1CP串行输入移位脉冲串行输出DOQ0Q1Q2Q3并行输出CPVIQ0Q1Q2Q30000001110002001003110104111016.3常用时序逻辑电路4位右移移位寄存器可见，经过4个CP信号后，串行输入的四位代码全部移入了移位寄存器，并在四个输出端得到并行输出代码。利用移位寄存器可实现代码的串行—并行转换。如果首先将4位数据并行地置入移位寄存器的4个触发器中，然后连续加入4个移位脉冲，则移位寄存器中的4位代码将从串行输出端D0依次送出，从而实现数据的并行—串行转换。tCP0tQ01tQ11tQ2tQ3tVI1用JK触发器构成的移位寄存器,功能和上面电路相同DI1JFF0C11JFF0C11JFF0C11JFF0C1CP串行输入移位脉冲串行输出DOQ0Q1Q2Q3并行输出1K11K1K1K为便于扩展逻辑功能和增加使用的灵活性，在定型生产的移位寄存器集成电路上有的又附加了左、右移控制、数据并行输入、保持、异步置零（复位）等功能。如74LS194A是一个4位双向移位寄存器。双向移位寄存器74LS194A的功能表:RDS1S0工作状态0XX置零100保持101右移110左移111并行输入6.3常用时序逻辑电路双向移位寄存器74LS194(a)引脚排列图16151413121110974LS19412345678VCCQ0Q1Q2Q3CPM1M0CRDSRD0D1D2D3DSLGND用两片74LS194A接成8位双向移位寄存器:DIRD0D1D2D3DIL74LS