搜索
4时序逻辑电路习题解答1自我测验题［T4.1］图T4.1所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是。（A）SR=0（B）SR=1（C）S+R=0（D）S+R=1SQQR图T4.1图T4.2［T4.2］图T4.2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态，其S×R应为。（A）S×R=00（B）S×R=01（C）S×R=10（D）S×R=11［T4.3］有一T触发器，在T=1时，加上时钟脉冲，则触发器。（A）保持原态（B）置0（C）置1（D）翻转［T4.4］假设JK触发器的现态Qn=0，要求Qn+1=0，则应使。（A）J=×，K=0（B）J=0，K=×（C）J=1，K=×（D）J=K=1［T4.5］电路如图T4.5所示。实现Qn+1=Qn+A的电路是。QQQQ（A）（B）（C）（D）图T4.5［T4.6］电路如图T4.6所示。实现nQ+1nQ=的电路是。QQQQPDF文件使用pdfFactoryPro试用版本创建（A）（B）（C）（D）图T4.6［T4.7］米里型时序逻辑电路的输出是。（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关［T4.8］穆尔型时序逻辑电路的输出是。（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关［T4.9］用n只触发器组成计数器，其最大计数模为。（A）n（B）2n（C）n2（D）2n［T4.10］4位移位寄存器，现态为1100，经左移1位后其次态为。（A）0011或1011（B）1000或1001（C）1011或1110（D）0011或1111［T4.11］下列电路中，不属于时序逻辑电路的是。（A）计数器（B）全加器（C）寄存器（D）分频器［T4.12］下列功能的触发器中，不能构成移位寄存器。（A）SR触发器（B）JK触发器（C）D触发器（D）T和T＇触发器。［T4.13］一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为：（A）01011（B）01100（C）01010（D）00111［T4.14］一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过可转换为4位并行数据输出。（A）8ms（B）4ms（C）8μs（D）4μs［T4.15］图T4.15所示为某时序逻辑电路的时序图，由此可判定该时序电路具有的功能是。（A）十进制计数器（B）九进制计数器（C）四进制计数器（D）八进制计数器PDF文件使用pdfFactoryPro试用版本创建习题［P4.1］写出D、T、T＇三种触发器的特性方程，然后将D触发器分别转化成T＇和T触发器，画出连线图。解：D、T、T＇三种触发器的特性方程分别为：Qn+1=Dn+1nnQ=TQ+TQn+1nQ=QD触发器转换为T＇触发器和T触发器的连线图分别为：QCPQD11CTCPQQD11C［P4.2］由或非门构成的基本SR锁存器如图P4.2所示，已知输入端S、R的电压波形，试画出与之对应的Q和Q的波形。G1RQRSQQSQG2图P4.2解：RSQQ［P4.3］由与非门构成的基本SR锁存器如图P4.3所示，已知输入端S、R的电压波形，试画出与之对应的Q和Q的波形。PDF文件使用pdfFactoryPro试用版本创建解：SRQQ［P4.4］钟控SR锁存器如图P4.4（a）所示，设初始状态为逻辑0，如果给定CP、S、R的波形如图P4.4（b）所示，试画出相应的输出Q波形。Q（a）（b）图P4.4解：［P4.5］有一简单时序逻辑电路如图P4.5所示，试写出当C=0和C=1时，电路的状态方程Qn+1，并说出各自实现的功能。PDF文件使用pdfFactoryPro试用版本创建解：当C=0时，J=X，K=XQn+1=JQn+KQn=XQn+XQn为T触发器当C=1时，J=XK=XQn+1=JQn+KQn=X为D触发器［P4.6］有一上升沿触发的JK触发器如图P4.6（a）所示，已知CP、J、K信号波形如图P4.6（b）所示，画出Q端的波形。（设Q的初始态为0）Q（a）（b）图P4.6解：CPJKQ［P4.7］试画出图P4.7所示电路Q及Z端的波形（设触发器的初态为0）。图P4.7解：PDF文件使用pdfFactoryPro试用版本创建［P4.8］由边沿JK触发器和维持阻塞D触发器构成的电路如图P4.8（a）所示，各输入端波形如图P4.8（b），当各个触发器的初态为0时，试画出Q0和Q1端的波形，并说明此电路的功能。DR0Q1Q（a）（b）图P4.8解：BAQ1Q2电路波形如左，它是一个单发脉冲发生器，A可以为随机信号，每一个A信号的下降沿后；Q2端输出一个脉宽周期的脉冲。［P4.9］试画出如图P4.9所示时序电路在一系列CP信号作用下，Q0、Q1、Q2的输出电压波形。设触发器的初始状态为Q=0。图P4.9解：PDF文件使用pdfFactoryPro试用版本创建［P4.10］电路和输入波形CP、A如图P4.10所示，设起始状态Q1Q0=00，试画出Q1、Q0、B、C的波形。1Q0Q图P4.10解：CPAQ0Q1BC［P4.11］分析如图P4.11所示电路，（1）画出电路时序图；（2）画出状态图；（3）说明是几进制计数器。设各触发器的初态均为0。图P4.11PDF文件使用pdfFactoryPro试用版本创建时序逻辑电路习题解答解：［P4.12］已知时序电路如图P4.12所示。要求：（1）写出各触发器的驱动方程和状态方程。（2）画出电路的状态图。图P4.12解：（1）驱动方程J0=K0=Q1n，J1=K1=1（2）状态方程n+1nnnnnnQ=JQ+KQ=QQ+QQ000001010n+1nnnQ=JQ+KQ=Q111111（3）状态真值表Q1nnQ0Q1n+1n+1Q00011011010001101（4）状态转换图PDF文件使用pdfFactoryPro试用版本创建［P4.13］分析如图P4.13所示同步时序逻辑电路的功能，写出分析过程。图P4.13解：（1）驱动方程J0=Q1，K0=Q1，J1=Q0，K1=Q0（2）状态方程Q0n+1=Q1n，Q1n+1=Q0n（3）状态真值表Q1nnQ0Q1n+1n+1Q00001011110001110（4）状态转换图（5）功能采用格雷码的四进制计数器。［P4.14］电路如图P4.14所示，设各触发器的初始状态为0。请画出在输入信号作用下，对应的输出Q0、Q1的波形，并描述电路实现的功能。PDF文件使用pdfFactoryPro试用版本创建解：（1）波形图：CPXQ0Q1（2）功能：右移寄存器［P4.15］一逻辑电路如图P4.15所示，试画出时序电路部分的状态图，并画出在CP作用下2—4译码器74LS139输出Y0、Y1、Y2、Y3的波形，设Q1、Q0的初态为0。2线—4线译码器的逻辑功能为：当EN=0时，电路处于工作状态，Y0=A1A0，Y1=A1A0，Y2=A1A0，Y3=A1A0。EN0Q1QCPY0Y0Y3Y2Y1Y1Y2Y3图P4.15解：（1）状态转换图1Q0Q（2）波形图PDF文件使用pdfFactoryPro试用版本创建［P4.16］试分析如图P4.16同步时序逻辑电路，并写出分析过程。图P4.16解：（1）写出驱动方程nnQKQJ2020==（2）写出状态方程nnQKQJ0101==nnnQKQQJ22102==nnnnnQQQQQ020210+=+nnnnnQQQQQ101011+=+（3）列出状态转换真值表nnnnQQQQ21012=+nQ2Q1nnQ012n+Q11Qn+10n+QnQ2Q1nnQ012n+Q11Qn+10n+Q000001100000001010101011010011110010011100111001PDF文件使用pdfFactoryPro试用版本创建（4）画出状态转换图2Q1Q0Q（5）自启动校验，能够自启动（6）结论：具有自启动能力的同步五进制加法计数器。［P4.17］试分析如图P4.17所示同步时序逻辑电路，并写出分析过程。0Q1Q2Q图P4.17解：（1）写出驱动方程输出方程J0=K0=1nnnJ=QQK=Q12010nnnJ=QQK=Q22020Y=Q2nQ0n（2）写出状态方程n+1nQ0=Q0n+1nnnnnQ=QQQ+QQ121010n+1nnnnnQ=QQQ+QQ221020（4）列出状态转换真值表nQ2Q1nnQ012n+Q11Qn+10n+QnQ2Q1nnQ012n+Q11Qn+10n+Q000001100101001010101000010011110111011100111000（5）画出状态转换图PDF文件使用pdfFactoryPro试用版本创建（6）逻辑功能同步六进制加法计数器（7）自启动校验可以自启动［P4.18］同步时序电路如图P4.18所示。（1）试分析图中虚线框电路，画出Q0、Q1、Q2波形，并说明虚线框内电路的逻辑功能。（2）若把电路中的Y输出和置零端RD连接在一起，试说明当X0X1X2为110时，整个电路的逻辑功能。0Q1Q2QRD图P4.18解：（1）写出每级触发器的状态方程n+1nnnn+1nnnnn+1nnQ=QQQQ=QQ+QQQ=QQ221011010020分析后，其状态转换图为：2Q1Q3Q所以波形图为：PDF文件使用pdfFactoryPro试用版本创建电路是一个同步五进制可以自启动的加法计数器（2）Y=(X1.Q0)+(X2.Q1)+(X3.Q2)，当X1X2X3=110时，Y=Q0+Q1+Q2，当Q2Q1Q0出现011状态时，RD=Y=0使计数器的状态清0，故此种情况下，整个电路功能为一个三进制加法计数器。［P4.19］用JK触发器设计一个能产生如图P4.19所示波形的同步时序逻辑电路，不得使用其它门电路。要求：给出设计过程，检查自启动，画出逻辑图，包括进位输出。CPQ0Q1图P4.19解：（1）根据时序图画出状态转换图1Q0Q（2）列出状态转换真值表Q1nQ0nQ1n+1Q0n+100010110100011××（3）求状态方程n+1nnQ=QQ110PDF文件使用pdfFactoryPro试用版本创建=QQ010在求状态方程时，真值表中的×当作0。（4）求驱动方程J1=QOnK1=1QnJ=K=1010（5）画出连线图Q0Q11CP0FF1FF（6）能够自启动［P4.20］用JK触发器设计一个3分频电路，要求输出信号的占空比为50%。画出逻辑图，说明其工作原理。解：（1）设计两个3进制加法计数器，一个采用CP上升沿触发，一个采用下降沿触发，其逻辑图：CP1CJ1K11CJ1K11CJ1K11CJ1K1（2）工作波形图：PDF文件使用pdfFactoryPro试用版本创建