数字电子技术省级试卷库试卷12

数字电子技术试卷第1页，共5页浙江省高等教育电子电气类本科专业统一考试数字电子技术试卷12一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。错填、不填均无分。1．数字电路中的晶体管一般都工作在状态。2．三态门的3种输出状态分别为：低电平、高电平、状态。3．将(132)10表示成8421BCD码时为。4．逻辑函数=(+)(+)LABAC的对偶式L＇=。5．一个5位地址码、8位输出的ROM，其存储矩阵的容量为。6．集成逻辑门电路在使用时，一般不让多余的输入端悬空，或门的多余输入端应接。7．函数ACBAY的最小项表达式为。8．TTL门电路中，输出端能并联使用的有和三态门。9．一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y(A＞B)、Y(A＝B)和Y(A＜B)，则Y(A＞B)的逻辑表达式为。10．组合逻辑电路是指任何时刻电路的输出仅由当时的决定。二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。11．如果要计的最大数为31，需要的二进制加法计数器的位数为。【】A．3B．4C．5D．612．十进制数88等于十六进制数。【】A．46HB．68HC．58HD．5CH13．函数DCBAF的反函数F=。【】A．DCBAB．)()(DCBAC．)()(DCBAD．DCBA14．根据触发器的，触发器可分为SR触发器、JK触发器、D触发器、T触发器等。【】A．逻辑功能B．电路结构C．电路结构和逻辑功能D．用途15．某集成电路芯片，查手册知其最大输出低电平VOL（max）=0.4V，最大输入低电平VIL（max）=0.8V，最小输出高电平VOH（min）=2.6V，最小输入高电平VIH（min）=2.0V，则其低电平噪声容限VNL=。【】A．0.4VB．0.6VC．1.6VD．1.2V16．下列电路中，不属于时序逻辑电路的是。【】A．计数器B．全加器C．寄存器D．分频器17．已知CDABCF，选出可以肯定使F=0。【】A．A=0，BC=1B．B=1，C=1数字电子技术试卷第2页，共5页C．BC=1，D=1D．C=1，D=018．组合逻辑电路的竞争冒险是由于（）引起的。A．电路不是最简B．电路有多个输出C．电路中存在延迟D．电路中使用不同的门电路19．如图2所示的单稳态触发器电路中，为加大输出脉冲宽度，可采取的下列措施中哪条。【】A．加大RdB．加大RC．提高VDDD．增加输入触发脉冲的宽度。≥11vIvoVDDRCG1G2CdRd图220．图3为由4个D触发器组成的移位寄存器电路，假设电路开始时由置0信号，将移位寄存器电路的初始态置成0000，设DSI=1100101011011，数据由低位到高位串行输入，则在第五个CP脉冲后，移位寄存器的值Q3Q2Q1Q0=。【】CPFF0FF2FF1FF3Q0Q1Q2DSI1DC11DC1C1C11D1DQ3RRRRDR图3A．1001B．1101C．1011D．0011三、分析题（本大题共6小题，每小题8分，共48分）21．化简题：（1）用代数法求函数DCBADCBABABADCBAF),,,(的最简“与-或”表达式。（2）用卡诺图化简逻辑函数F(A,B,C,D)＝∑m(2,3,7,8,11,14)+∑d(0,5,6,10,15)，求出最简“与-或”表达式。22．分析图4（a）（b）所示逻辑电路，写出输出逻辑函数L1~L3的“与-或”表达式。数字电子技术试卷第3页，共5页&ABGRC+5V&&DCEFL1&&&≥1ABCL2L3≥1（a）（b）图423．有一简单时序逻辑电路如图5所示，试写出当C=0和C=1时，电路的状态方程Qn+1，并说出各自实现的功能。=11K1JC1QCPCX图524．时序电路分析。电路如图9所示：（1）列出方程式、状态表；（2）画出状态图、时序图。并说明电路的功能。FF01JC11KFF11JC11K1CP&CQ0Q11Q0Q图625．由集成定时器555的电路如图7所示，请回答下列问题。（1）构成电路的名称；（2）画出电路中A、B两点对应的波形。数字电子技术试卷第4页，共5页vI00ttvIR48762CvCVCC15vO35550.01μFvC2/3VCC0tvOCOVCCTHTRDRGNDDISC图726．如图8所示为一4位逐次逼近型A/D转换器，其4位D/A输出波形vO与输入电压vI分别如图8（b）和（c）所示。（1）转换结束时，图8（b）和（c）的输出数字量各为多少？（2）若4位D/A转换器的最大输出电压VO(max)=5V，估计两种情况下的输入电压范围各为多少？+-vIvODACVREFD0D2D1D3CPC逐次逼近寄存器（SAR）0vOtvI0vOtvI（a）（b）（c）图8四、设计题（本大题共2小题，每小题11分，共22分）27．试设计一全减器电路，并用74138集成块画出电路图。（设被减数为A，减数为B，来自低位的借位为Bi-1，差为D，向高位的借位为Bi）（1）列出真值表；（2）写出输出逻辑函数表达式；（3）画出用74138实现的电路图（74LS138逻辑符号如图9所示）。74LS138E3E2E1Y0Y1Y2Y3Y4Y5Y7Y6A0A1A2图9数字电子技术试卷第5页，共5页28．用同步十六进制计数器74161设计一个49进制的计数器。要求：（1）用同步置数法构成，允许附加必要的门电路。（原有的电路不能改动）。（2）简要写出设计过程。CP74161Q0Q3Q2Q1ETEPCPD0D3D2D1COLDRDVCCCP74161Q0Q3Q2Q1ETEPCPD0D3D2D1COLDRD