数字电子技术试卷2007-2008

重庆大学试卷教务处07版第1页共3页重庆大学数字电子技术课程试卷2007~2008学年第1学期开课学院：电气课程号：考试日期：考试方式：考试时间：120分钟题号一二三四五六七总分得分一、填空题（每空1分，共10分）1、（20）10=（）2=()82、已知某函数DCABDCABF，该函数的反函数F=。3、三态输出门能输出0、1和三种状态。4、555定时器的最基本应用有单稳态电路、和无稳态（振荡）电路。5、一个10位地址码、8位输出的ROM，其存储容量为。6、组合逻辑电路由各种组成；而时序逻辑电路由具有反馈环节的基本单元组成。7、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有根数据读出线。8、在TTL门电路的一个输入端与地之间接一个10K电阻，则相当于在该输入端输入电平。二、判断题（每题1分，共10分）1、单稳态触发器可用于整形延时。()2、A-D转换器的位数越多，分辨率越高。（）3、集电极开路门可实现线与。()4当JK触发器的J、K端同时为1时，则一定引起状态翻转。()5、移位寄存器不能存放数码，只能对数据进行移位操作。（）6、ROM的门阵列或门阵列都是可编程的。（）7、二进制并行加法器中，采用先行进位的目的是简化电路结构。（）8、构成一个五进制计数器最少需要5个触发器。（）9、CMOS门电路的输入端悬空时相当于接逻辑1。（）10、引起组合电路中竞争与险象的原因是干扰信号。（）三、用卡诺图法化简函数，写出它们的最简与或表达式。（各4分，共12分）1.DCBABCCABCBAY12.9,8,5,2,0,,,2mDCBAY，约束条件AB+BC=03.15,014,13,11,9,8,5,33dmY命题人：熊兰组题人：审题人：命题时间：教务处制学院专业、班年级学号姓名公平竞争、诚实守信、严肃考纪、拒绝作弊封线密重庆大学试卷教务处07版第2页共3页四、请根据题图和题表，完成以下要求：（14分）1.按表1第1栏的要求,在图中完善F1~F5的逻辑符号，并按图中的逻辑符号将F6~F7的名称填入相应位置；2.若ABCD=1001，将各输出值填入表1第2栏中。表1F1F2F3F4F5F6F71与非门或非门异或门同或门与或非门2五、由与非门构成的某议案表决电路如图1，其中A、B、C、D表示四个人，同意时用1表示，Z为1时表示议案通过。（1）分析电路，说明共有几种情况能够使议案通过；（2）分析A、B、C、D中谁权力最大。（8分）图1六、用集成二进制译码器74LS138和与非门构成全加器，要求填写全加器的真值表，输出函数的最小项表达式，并在译码器74LS138上连线、标注，完成全加器输出。(12分)真值表AiBiCi-1SiCi000001010011100101110111七、74LS161功能表如表2，请用置零（复位）法实现七进制加法计数器。要求：在74LS161上接线并适当标注，列出状态转换图，并判断该计数器能否实现自启动(12分)。ABCDF1F2F3F4F5F6RF7&＆&&VCCY0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTACi-1BiAiSiCiCiCi重庆大学试卷教务处07版第3页共3页CT74161功能表输入输出CPRLDP(S1)T(S2)D3D2D1D0Q3Q2Q1Q0x0xxxxxxx0000↑10xxABCDABCDx110xxxxx保持x11x0xxxx保持↑1111xxxx计数七、已知时序电路如图2所示，假设触发器的初始状态均为“0”。①分别列出触发器的驱动方程和输出方程。②画出在CP脉冲作用下Q1、Q2和输出Z的波形。（12分）图2八、试用CC7555定时器构成施密特触发器。已知电源电压为9V，两个触发电平分别为3V、6V。要求：1.在定时器（图3）上完善电路。2.已知输入波形ui，画出输出波形uo。（10分）图387654321GNDTLTHVCCuoDISCVt/sui/V0963t/su0/V0RdCPQ1Q2X00Z01123456789