数字电子技术试题及答案05

试卷五一、填空题（20分）1．数字信号只有和两种取值。2．十进制123的二进制数是；八进制数是；十六进制数是。3．设同或门的输入信号为A和B，输出函数为F。若令B=0，则F=若令B=1，则F=4．三态门的输出有、、三种状态。5．设JK触发器的起始状态Q=1若令J=1，K=0，则1nQ。若令J=1，K=1，则1nQ。6．BCD七段翻译码器输入的是位码，输出有个。7．一个N进制计数器也可以称为分频器。8．有一个6位D/A转换器，设满度输出为6.3V，输入数字量为110111，则输出模拟电压为。9．设ROM容量为256字×8位，则它应设置地址线条，输出线条。10．用256字×4位RAM，扩展容量为1024字×8位RAM，则需要片。二、选择题（20分）1．离散的，不连续的信号，称为（）A、模拟信号B、数字信号2．组合逻辑电路通常由（）组合而成。A、门电路B、触发器C、计数器3．十六路数据选择器的地址输入（选择控制）端有（）个A、16B、2C、4D、84．一位8421BCD码译码器的数据输入线与译码输出线的组合是（）A、4：6B、1：10C、4：10D、2：45．能实现脉冲延时的电路是（）A、多谐振荡器B、单稳态触发器C、施密特触发器6．8线—3线优先编码器的输入为70II，当优先级别最高的7I有效时，其输出012YYY的值是（）A、111B、010C、000D、1017．JK触发器在CP作用下，若状态必须发生翻转，则应使（）A、J=K=0B、J=K=1C、J=O，K=18．有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）A、1011—0110—1100—1000—0000B、1011—0101—0010—0001—00009．有一位二进制数码需要暂时存放起来，应选用（）A、触发器B、2选1数据选择器C、全加器10．EPROM是指（）A、随机读写存储器B、可编程逻辑阵列可编程只读存储器D、可擦除可编程只读存储器三、判断题（10分）1、n个变量的逻辑函数，其全部最小项共有n个。（）2、与非门可以用作反相器。（）3、寄存器是组合逻辑器件。（）4、寄存器要存放n位二进制数码时，需要n2个触发器。（）5、3位二进制计数器可以构成模值为123的计数器。（）6、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。（）7、JK触发器在CP作用下，若J=K=1，其状态保持不变。（）8、要对16个输入信号进行编码，至少需要4位二进制码。（）9、组合逻辑电路t时刻状态和t-1时刻该电路的状态有关。（）10、一个容量为256×4位的RAM有4条数据线。（）四、化简逻辑函数（15分）1．用代数法化简2．用卡诺图化简，写出与或式F（A、B、C、D）=Σm（0，1，4，7，8，19，13）+Σφ（2，5，8，12，15）五、用译码器实现函数(,,)YABCABCABCABC。（15分）六、分析下图所示的同步时序电路。要求：写出驱动方程；列出状态转换真值表；画出状态转换图及工作波形图。并描述电路的功能。（20分）F=AC+ABC+BC+ABC试卷五答案一、1、0，12、1111011，173，7133、A4、0，1，高阻5、1，06、4,二进制,77、N8、5.5V9、8,810、8二、1、B2、A3、C4、C5、B6、C7、B8、A9、A10、D三、1、ⅹ2、√3、ⅹ4、ⅹ5、ⅹ6、√7、ⅹ8、√9、ⅹ10、√四、1、CF（过程略）2、BDCDCBAF),,,(（过程略）五、解：（1）根据逻辑函数选用译码器。由于函数Y中有A、B、C三个变量，故选用3线-8线译码器74LS138。其输出为低电平有效，故再选一个与非门。（2）因为74LS138的输出表达式为：iiYm，i=0～7（3）写出逻辑函数的最小项表达式：027027YABCABCABCmmmmmm（4）将逻辑函数与74LS138的输出表达式进行比较，设A=A2、B=A1、C=A0，得：027027YmmmYYY（5）所以，用一片74LS138再加一个与非门就可实现函数。其逻辑图如上图所示。六、（1）驱动方程：001,1JKnn1010,JQKQnnnn201201,JQQKQQ（2）状态方程n+1nnn000000Q()JQKQQCPn+1nnnnnnnnnn1111101011010Q()JQKQQQQQQQQQCPn+1nnnnnnnn22222210210Q()JQKQQQQQQQCP（3）状态转换真值表、状态图、时序图CPn2Qn1Qn0Qn+12Qn+11Qn+10Q10001112111110311010141011005100011601101070100018001000（4）从状态图可知，随着CP脉冲的递增，触发器输出Q2Q1Q0值是递减的，且经过8个CP脉冲完成一个循环过程。所以，此电路是一个同步3位二进制（或1位八进制）减法计数器。