数字逻辑试题

1武汉大学计算机学院《数字逻辑》测试一、填空（每空1分，共14分）1、（21.5）10=（）2=（）8=（）162、若0.1101x，则[]x补=（）3、十进制数809对应的8421BCD码是（）4、若采用奇校验，当信息位为10011时，校验位应是（）5、数字逻辑电路分为（）和（）两大类6、电平异步时序逻辑电路的描述工具有（）、（）、（）7、函数()()FABCD的反函数是（）8、与非门扇出系数NO的含义是（）9、若要消除函数(,,)FABCABAC对应的逻辑电路可能存在的险象，则应增加的冗余项是（）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（）可以将减法运算转化为加法运算A．原码B．余3码C．Gray码D．补码2、欲使J-K触发器在CP脉冲作用下的次态与现态相反，JK的取值应为（）A．00B．01C．10D．113、对完全确定原始状态表中的6个状态，A、B、C、D、E、F进行比简，若有（A，B），（D、E）等效，则最简状态表中只有（）个状态A．2B．4C．5D．64、下列集成电路芯片中，（）属于组合逻辑电路A．计数器74290B．寄存器74194C．三一八译码器74138D．集成定时器5G5555、设计一个20进制同步计数器，至少需要（）个触发器A．4B．5C．6D．206、用5G555构成的多谐振荡器有（）A．两个稳态B．两个暂稳态C．一个稳态，一个暂稳态D．既没有稳态，也没有暂稳态7、可编程逻辑阵列PLA的与、或陈列是（）A．与阵列可编程、或阵列可编程B．与阵列不可编程、或阵列可编程2C．与阵列可编程、或阵列不可编程D．与阵列不可编程、或阵列不可编程8、最大项和最小项的关系是（）A．iimMB．iimMC．1iimMD．无关系三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)FABCDmd化成最简与—或式四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路①写出输出函数表达式②列出真值表③说明电路功能2、分析图2所示脉冲异步时序逻辑电路①写出输出函数和激励函数表达式②列出次态真值表，作出状态表和状态图③说明电路功能④设初态2100yy，作出x输入4个异步脉冲后的状态y2y1和输出z的波形图。五、设计题（每小题10分，共20分）1、作出“1101”序列检测器的Moore模型原始状态图和状态表，电路有一个串行输入端x，一个输出端z。当x输入的序列中出现“1101”时，输出z为1，否则z为0，其典型输入输出序列如下：输入x01011011010输出z000000100002、用D触发器和适当的逻辑门设计能实现下列最简二进制状态表的同步时序逻辑电路图11x图2A1&≥1B≥1C&FD3六综合应用题（每小题10分，共20分）1、用三一八译码器74138和适当的逻辑门设计一个三变量“多数表决电路”2、用四位二进制同步可逆计数器74193和八选一数据选择器74152设计一个“10010010”序列发生器，循环产生该序列。序列中的最高位“1”是序列的第一位。（提示：首先把74193设计成八进制计数器，用其计数状态作八选一数据选择器的地址端，用要产生的序列位作数据选择器的数据输入端）附：各集成电路逻辑符号现态y2y1次态/输出1121/nnyyzx=0x=10001111001/011/001/000/010/010/000/011/1D触发器激励表如下Q→Qn+1D000110110101A1A2A0GD0D1D2D3D4D5D6D7F八选一MUX74152