搜索
数字电路课程设计过程考核表学生姓名班级/学号承担任务实验室（单位）电子技术教研室所在部门电信系实施时间年月日—年月日具体内容第一周周一：听老师讲授数字电路的设计方法及需要注意的问题；周二：选定题目，并设计电路，完成电路设计；周三：电路仿真；周四：领取元器件，开始组装电路；周五：组装电路；第二周周一：组装电路；周二：老师验收电路；周三：写实验报告；周四：写实验报告；周五：实验总结；指导教师（师傅）姓名职务或职称指导教师（师傅）对学生的评价学习态度□认真□一般□不认真学习纪律□全勤□偶尔缺勤□经常缺勤实践能力□很强□一般□较差指导教师（师傅）对学生专业知识或社会实践能力等情况的意见指导教师（师傅）签字年月日数字电路课程设计成绩鉴定表学生姓名班级/学号进行时间成绩鉴定学习内容（20分）与教学任务计划结合程度（10分）与专业培养结合程度（6分）其它（4分）接受单位评价（20分）实践能力（10分）学习态度（6分）学习纪律（4分）报告鉴定（60分）报告内容与实践过程紧密结合（15分）报告内容与教学计划内容紧密结合（15分）报告质量(主题、结构、观点、逻辑、资料、字数30分)评阅教师姓名职称成绩评语评阅教师签字年月日西安邮电学院数字电路课程设计报告书——数字抢答器系部名称：学生姓名：专业名称：班级：实习时间：数字电路课程设计一、课程设计题目：数字抢答器二、设计任务和要求：1.抢答器同时供4名选手或4个代表队比赛，分别用4个按钮（开关）D1～D4表示。2.设置1个系统清除和抢答控制开关，该开关由主持人控制。3.抢答器具有锁存和显示功能。即选手按动按钮（开关），锁存相应的编号，并在LED数码管上显示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。4.抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（此为50秒）。当主持人启动开始开关后，定时器进行50秒计时（00～49）。5.参赛选手在设定的时间内进行抢答，抢答有效，显示器上显示选手的编号，且绿灯亮，并保持到主持人将系统清除为止；同时使定时器处在保持状态，即显示时间停止。6.主持人未按开关以前有人抢答，为违规抢答，此时红灯亮，而且数码管显示该选手编号。7.如果定时时间已到，无人抢答，则本次抢答无效，定时显示器上显示无用字符“8”，并且一盏红灯亮。三、总体方案选择本课题所介绍的数字式抢答器,允许抢答者在规定的时间内抢答.它可以以用数字显示抢先者所在的小组编号,并配有相应的绿灯光指示;对犯规抢答者,除用红光报警外,还应显示出犯规者的序号;若抢答时间已过,告示任何输入信号均无效,除非重新下达抢答命令.综上所述，又经过查阅资料开始有以下两种总体方案方案一：基于电子技术数字式抢答器应具有以下结构框图：方案二：基于为控制技术经过查阅资料得知这种方法也可实现设计要求，但此方案是利用单片机技术，控制程序可用汇编语言写也可以用C语言编写。由于现在所学的知识有限，和实验提供的器材不同，故此方案放弃。四、单元电路设计1．抢答器电路定时控制电路输入控制电路触发锁存电路编码电路译码电路脉冲产生电路显示电路补充原始方案：开始在抢答电路部分设计时，曾经考虑用4D触发器74LS175为主要器件，具有公共置0和公共CP端;F2为双4输入与非门74LS20;F3是抢答电路中的CP时钟脉冲源。通过与非门F2送出信号锁住其余3个抢答者的电路，不再接受其他信号，直到主持人再次清除信号为之。如下框图：由于74LS175本身没有锁存功能，故会用到更多的门，使器件数目增多，增加设计耗材，且通过老师也推荐用74LS75完成锁存，所以此方案被放弃。最终确定方案：用7475来实现锁存：由于7475本身就具有锁存功能，所以用7475来实现锁存功能是最合适的。其逻辑图如下：输入控制电路时钟产生电路F3F2与非门电路74LS1754D触发器2．输入控制电路此电路要求能够区分输入的抢答信号是否有抢答信号是在“抢答开始”命令下达之后发出，该抢答信号有效，输入控制电路应发出“抢答有效”信号，并使“抢答有效”指示灯亮。若抢答信号是在“抢答开始”命令下达之前发出，则该抢答者犯规，输入控制电路应发出“抢答无效”信号，并使“抢答无效”指示灯亮。主持人控制可以用控制电源开关来实现，而判断抢答信号是否有效可以用抢先信号锁定电路配合基本的与非门和发光二极管（红、绿）来实现。3．脉冲产生电路脉冲产生电路可以用555加一些电阻和电容来实现，其电路图如下所示：74LS20Q1Q2Q3Q4Q1Q2Q3Q474LS75D1D2D3D4G12G34R1R2R3R45V+5V&限流电阻主持人控制信号Vcc+5vCP脉冲4．定时控制电路定时控制电路要求在“抢答开始”命令下达后开始计时，经过规定的抢答时间，发出“抢答时间到命令”。“抢答时间到命令”一方面封锁锁定电路，使其输入无效；另一方面控制译码显示电路，使其显示一个无用字符“8”。定时控制电路可以用两片161同步级联来完成，通过两片161的输出端控制7448的输入端，从而实现50秒时功能。通过底片161的QA和QD输出端经过与非门控制其LD非端，时期完成十进制计数；同时QAQD的与非再通过非门控制高片的CTT和CTP端，完成进位。而底片的CTT端由抢答电路的输出Q1非Q2非Q3非Q4非的与和高片QAQC的与非及主持人开关的与来控制，实现保持停止计数功能（即CTT为0时保持）。当答题时间到时，高片两片161182755536455550.1uf4.7k150k4.7uf的QA和QC输出端经过与非门来控制7448的LT非端，使显示器数字变化为，从而使其输入无效“8”。两片161的级联如下：主持人开关5．编码电路编码电路对抢先抢答者的小组序号进行十进制编码，以便用数码管显示出来。其间需要用真值表以及卡诺图进行化简。其真值表如下：抢答者信号74LS48输入端Q1Q2Q3Q4DCBA0000000000010100001000110100001010000001＆＆由卡诺图可以得出：D=0；C=Q4；B=Q3+Q2；A=Q1+Q3；因此，编码电路可以用或门来实现：6.译码电路译码电路把“有效”或“无效”抢答的抢答者小组序号用数码管显示出来。若超出答题时间，数码管将会显示无用字符“8”，此时再抢答也不会起作用。译码电路用7448和数码管实现。逻辑电路图如下：在显示组号的译码器中，LT非端由定时器的输出端控制，BI非/RBD非和RBI非端均接高电平，输入DCBA端由编码的输出控制。而在显示时间的两组译码器中，这三个端子均接高电平，且DCBA输入端由两片161的QDQCQBQA输出端控制。≥1≥1≥1Q1Q2Q3Q4ABC五、画总体电路图（见最后一页）六、电路组装、调试过程中发生的问题及解决的方法1.器件问题：实验所用个别仪器不灵敏或接触不好，开始做实验总以为是个别仪器有问题，，在连接电路时也必先按模块检查。当完成一小模块检验时，有时总是通不过，经过仔细的检查甚至把这块电路都背下了，才发现是那个拐角接触不好。当然芯片坏了是比较好的，换一个就可以了。但如是模板，则整个电路就难保了，免不了从头再来。解决这类型问题就是在用每个仪器前，养成一个良好的习惯：先检查。连接每个线路前，用万用表检查是否连通，必要时在检查对应的电平。还有在检验电路时或检验小模块时，待电源稳定后再接通电源。以免造成不必要的干扰。（1）当接通电路后，收不到想要得结果。首先检查电路图，看是否设计上有逻辑问题；若电路图合理，则再检查电路是否导通，若电路116215314474481351261171089VCCA1A2LTBI/RBRBIA3A0fgabcdeABCDEFG导通后仍得不到想要的结果；那么很有可能是芯片的接口问题，有的教科书上讲到：悬空的接口一般是高电平。但是未必，这需要试情况而定。所以将悬空的接口接入高电平（本次实习中，芯片7448就属于这种情况）。如此还不能解决，那就是最后一个问题：该芯片已坏。检查芯片是否已坏：直接与电源连通，看是否能得到想要得结果。若不能则芯片已坏。（在本次实习中，检查后得知面包板的几处插孔不通，则把7448和数码管转移到其他插孔后能正常工作）（2）数码管显示数码残缺。可能是数码管与芯片7448连接有问题，先检查一遍，不光要连通还要对号入座。还有可能是受干扰，在实验该模块前关掉其它模块。最后一个可能是模板个别插孔有问题。在练好数码管和7448后，可以先给数码管的输入端DCBA接1000，看是否显示“8”已检查数码管是否良好。（3）芯片短缺。由于所需芯片在实验室未必都有或数量有限，在这种情况之下，只能先简化电路，尽量用其它芯片组装代替，别且减少芯片数目。（4）555定时器不能产生所需脉冲。其图形见限时电路，与555连接的电容，电阻必须严格按图所示，由于有电容，所以电路先必须充电，然后放电。电路需一会才能稳定下来。产生的脉冲起先比较混乱，但一会就会稳定下来。一会过后还不能产生所需脉冲，若电路如图所示且导通，多半是芯片有问题。2.设计问题（1）芯片多余。当然不是实验是中的芯片多余，规划用的芯片比实际组装所用的多。解决此问题的方法是：规划时要极尽详细，规划好每个细节，做必要的划简。还要清楚每个所用芯片，如7404可以对六种信号取反。合理的利用每个芯片，使其中每个逻辑门都能充分利用最好。（2）电路杂乱。在连接电路时不要先忙着联电路，先将所用芯片根据组装需要依次安好在电模板上。组装的原则是：所用导线最少，避免长距离拉线，整个电路板整洁，有序。（3）损坏了数码管和灯管。由于这些器件所能承受的电流特别小，很容易损坏。在使用时必须加限流电阻以保证器件安全。3.电路单个模块可以运行，而组合一块个别模块却不能运行。这可能是各模块间连接不对，控制不协调。若是此故障，检查各模块的连接点，调整好相互间的控制。4.还有可能出现的问题：电路不能清零；计时到50不能停下来或停下来却不能锁定抢答，等等。这是我们在设计时就要考虑解决的问题，就是相互间的协调问题。七、分析总结：在老师悉心指导下，经过本次课程设计使我进一步巩固课本上的知识并且提高了自己的分析问题和解决问题的能力，还建立了自信，培养了我的设计思维，增加了实际操作能力，为以后的工作打下了一定的基础。在实验过程中，还使我获得了很多，比如在连接前还要规划好芯片安装位置，否则会在之后的连线中出现困难，这使我懂得了合理安排的重要性，还有在设计计数器时我按照曾经做数电实验室的思路的连接方法用74161的QAQC输出端控制LD非端实现十进制计数。使我对书本上的知识能学与致用。其次在设计和连接过程中使我知道交流的重要性，通过与同学的交流和讨论使我少走了许多弯路，也使我懂得团队合作的重要性。而且我深刻的体会到在设计过程中，需要反复实践，其过程很可能相当烦琐，有时花很长时间设计出来的电路还是需要重做，那时心中未免有点灰心，有时还特别想放弃，此时更加需要静下心，查找原因，那怕是好几遍的检查。总之通过这次实验使我受益匪浅，使我对自己有了更清楚的认识。在让我体会到了设计电路的艰辛的同时，更让我感受到当成功来临时的喜悦。八、参考文献：1.王毓银主编《数字电路逻辑设计》（第三版）高等教育出版社2.林玉池毕玉玲马凤鸣主编《测控技术与仪器—实践能力训练教程》机械工业出版社3.徐国华等主编《模拟及数字电子技术实验教程》北京航空航天大学出版社