搜索
第2章微处理器本章重点:CPU的编程结构各个寄存器的含义CPU的主要引脚CPU的操作时序CPU的中断分类和中断向量逻辑地址到物理地址的转换硬件中断和软件中断的区别，软件中断的特点32位微型机的三种工作方式微型机中的两级存储管理微处理器的性能指标：①字长②主频2.116位微处理器80862.1.18086的编程结构从功能上，8086分为两部分，即1.总线接口部件(businterfaceunit，BIU)2.执行部件(executionunit，EU)1.总线接口部件总线接口部件负责与存储器、I/O端口传送数据，由下列4部分组成：①4个段地址寄存器（CS、DS、ES、SS）②16位的指令指针寄存器IP(InstructionPointer)③20位的地址加法器④6字节的指令队列缓冲器2.执行部件执行部件负责指令的执行，由下列4部分组成：①4个通用寄存器，即AX、BX、CX、DX；②4个专用寄存器，即基数指针寄存器BP（basepointer）堆栈指针寄存器SP(stackpointer)源变址寄存器SI(sourceindex)目的变址寄存器DI(destinationindex)；③标志寄存器；④算术逻辑部件ALU(arithmeticlogicunit)。标志寄存器共有16位，其中7位未用，所用的各位含义如下：1514131211109876543210OFDFIFTFSFZFAFPFCF根据功能，8086的标志可以分为两类：1.状态标志2.控制标志状态标志有6个，即SF、ZF、PF、CF、AF和OF①符号标志SF(signflag)②零标志ZF(zeroflag)③奇偶标志PF(parityflag)④进位标志CF(carryflag)⑤辅助进位标志AF(auxiliarycarryflag)⑥溢出标志OF(overflowflag)控制标志有3个，即①方向标志DF(directionflag)②中断允许标志IF(interruptenableflag)③跟踪标志TF(trapflag)又称为单步标志3.8086的总线周期的概念典型的8086总线周期序列：①T1状态，发地址信息②T2状态，总线的高4位输出状态信息③T3状态，高4位状态信息，低16位数据④T3之后，可能插入TW⑤在T4状态，结束。2.1.28086的引脚信号和工作模式1.最小模式和最大模式的概念(1)最小模式:在系统中只有一个微处理器。(2)最大模式：两个或多个微处理器（主处理器、协处理器）2.8086/8088的引脚信号和功能注意点：①8086/8088的数据线和地址线复用②8086有16根数据线③第21脚(RESET)为输入复位信号④第22引脚为“准备好”(READY)信号⑤高4位地址和状态线复用各引脚信号①GND、VＣＣ地和电源②AD15～AD0地址/数据复用③A19/S6～A16/S3地址/状态复用④BHE/S7高8位数据总线允许/状态复用⑤NMI非屏蔽中断输入⑥INTR可屏蔽中断请求信号输入⑦RD读信号输出⑧CLK时钟输入⑨RESET复位信号输入⑩READY“准备好”信号输入⑾TEST测试信号输入⑿MN/MX最小和最大模式控制输入3.最小模式引脚信号：①INTA中断响应信号输出②ALE地址锁存允许信号输出③DEN数据允许信号④DT/R数据收发信号输出⑤M/IO存储器/输入输出控制信号输出⑥WR写信号输出⑦HOLD总线保持请求信号输入⑧HLDA总线保持响应信号输出8086在最小模式下的典型配置：4.最大模式引脚信号：①QS1、QS0指令队列状态信号输出②S2、S1、S0总线周期状态信号输出③LOCK(lock)总线封锁信号输出④RQ/GT1、RQ/GT0总线请求信号输入、总线授权信号输出8086在最大模式下的典型配置：2.1.38086的操作和时序8086的主要操作:①系统的复位和启动操作；②暂停操作；③总线操作；④中断操作；⑤最小模式下的总线保持；⑥最大模式下的总线请求/允许。1.系统的复位和启动操作2.总线操作(1)最小方式下的总线读操作(2)最小方式下的总线写操作(3)最大模式下的总线读操作(4)最大模式下的总线写操作(1)最小方式下的总线读操作(2)最小方式下的总线写操作(3)最大模式下的总线读操作(4)最大模式下的总线写操作3中断操作和中断系统（1）8086的中断分类硬件中断（非屏蔽中断和可屏蔽中断）软件中断8086/8088的中断分类：(2)中断向量和中断向量表(3)硬件中断NMIINTR(4)硬件中断的响应和时序可屏蔽中断的响应过程：①读取中断类型码②将标志寄存器的值推入堆栈③把标志寄存器的IF和TF清零④将断点保护到堆栈中。⑤寻找中断向量，转入中断处理程序中断响应8086的中断响应总线周期：①非屏蔽中断和可屏蔽中断有两点差别；②TF是单步中断标志；③在中断响应后，又遇NMI；④结束时，返回断点；⑤等待或串操作时，允许过程中进入中断。中断响应用2个总线周期第1个总线周期，通知外设，CPU准备响应中断；第2个总线周期，外设发送中断类型码(5)中断处理子程序①进一步保护中断现场②开放中断③中断处理的具体内容④弹出堆栈指令⑤中断返回指令(6)软件中断特点：①用一条指令进入中断处理子程序，并且，中断类型码由指令提供。②不执行中断响应总线周期，也不从数据总线读取中断类型码。③不受中断允许标志IF的影响④执行过程中可响应外部硬件中断⑤软件中断没有随机性4.最小模式下的总线保持利用HOLD和HLDA信号实现总线保持5.最大模式下的总线请求/授权利用RQ#/GT＃实现总线请求/授权2.1.48086的存储器编址和I/O编址1.8086的存储器编址CS、DS、SS和其他寄存器组合指向存储单元的示意图：2.232位微处理器803862.2.180386的体系结构6个功能部件指令预取部件指令译码部件执行部件分段部件分页部件总线接口部件2.2.280386的三种工作方式80386有三种工作方式：实地址方式(realaddressmode)保护虚拟地址方式(protectedvirtualaddressmode)即保护方式虚拟8086方式(virtual8086mode)实地址方式和虚拟8086方式区别单任务和多任务问题寻址空间问题内存划分问题2.2.3寄存器1.通用寄存器8个32位通用寄存器，EAXEBXECXEDXESIEDIEBPESP2.指令指针寄存器（EIP）和标志寄存器（EFLAGS）3.段寄存器和段描述符寄存器4.控制寄存器CR0CR2CR3CR0的含义：5.系统地址寄存器系统地址寄存器有4个:GDTR全局描述符表寄存器IDTR中断描述符表寄存器TR任务状态寄存器.LDTR局部描述符表寄存器4个系统地址寄存器的结构：6.调试寄存器和测试寄存器调试寄存器：DR0～DR7测试寄存器：测试命令寄存器：TR6数据寄存器：TR732位CPU的调试寄存器：2.2.4指令流水线和地址流水线1.指令流水线构成：总线接口部件指令预取部件指令译码部件执行部件2.地址流水线组成分段部件分页部件总线接口部件3种地址：逻辑地址线性地址物理地址2.2.580386的虚拟存储机制和片内两级存储管理(1)虚拟储存技术虚拟存储器机制的组成：主存储器辅助存储器存储管理部件虚拟存储器分类：段式虚拟存储器页式虚拟存储器(2)片内两级存储管理1分段管理采用描述符表的优点：①可以大大扩展存储空间。②可以实现虚拟存储。③可以实现多任务隔离。80386有两类段，即非系统段系统段(1)非系统段描述符非系统段：代码段、数据段（堆栈段）非系统段描述符的格式和含义：(2)系统段描述符系统段描述符的格式和含义：段选择子的含义和功能：从逻辑地址到线性地址的转换：从逻辑地址到物理地址的转换：2.分页管理分页部件用两个表实现地址转换：页组目录项表页表线性地址到物理地址的转换线性地址转换为物理地址的例子3.转换检测缓冲器TLB转换检测缓冲器TLB的功能:转换检测缓冲器TLB的工作原理2.2.680386的中断80386下列情况下引起中断：·外设送中断请求信号。·CPU或协处理器产生异常。·执行INT指令。2.2.780386的信号和总线状态1.80386的信号2.80386的总线周期80386的总线周期：写总线周期中断响应周期暂停和停机周期(1)读写总线周期80386的完整的总线状态图:(2)中断响应周期(3)暂停周期和停机周期2.332位微处理器Pentium2.3.1Pentium采用的先进技术1CISC技术和RISC技术CISC技术的特点RISC技术的特点2超标量流水线技术超标量的含义超标量的实现前提3分支预测技术分支规律MOVDX，100；取填色矩形右上角像素点的y坐标AAA：MOVCX，200；取填色矩形右上角像素点的x坐标BBB：MOVAL，04；在AL中设置红色对应的值04HMOVAH，0CH；在AH中设置对应写像素的功能码INT10H；在指定的像素位置填上指写颜色DECCX；x坐标左移一个像素点JNZBBB；继续对下一个点操作DECDX；横向填完一行再对下一行操作JNLAAA；如未结束则继续HLT；如填好则结束分支预测的方法采用Cache动态预测2.3.2Pentium的技术特点①64位数据总线②互相独立的指令Cache和数据Cache③常用指令用硬件来实现。④增加系统管理方式SMM。2.3.3Pentium的原理结构1.Pentium的主要部件①总线接口部件②U流水线和V流水线③指令Cache④数据Cache⑤指令预取部件⑥指令译码器⑦浮点处理部件FPU⑧分支目标缓冲器BTB⑨控制ROM⑩寄存器组2.原理结构2.3.4Pentium的寄存器Pentium的寄存器分为如下几类：①基本寄存器组通用寄存器，指令寄存器，标志寄存器，段寄存器；②系统寄存器组地址寄存器，调试寄存器，控制寄存器，模式寄存器；③浮点寄存器组数据寄存器标记字寄存器状态寄存器控制字寄存器指令指针寄存器和数据指针寄存器1.基本寄存器组标志寄存器:2.系统寄存器组控制寄存器:3.浮点寄存器组Pentium的FPUPentium的FPU控制字寄存器2.3.5Pentium的主要信号1.地址线及控制信号①A31～A3地址线②AP地址的偶校验码位③ADS#地址状态输出信号④A20M#A20以上的地址线屏蔽信号⑤APCHK#地址校验出错信号2.数据线及控制信号①D63～D0数据线②BE7#～BE0#字节允许信号③DP7～DP0奇偶校验信号④PCHK#读校验出错⑤PEN#奇偶校验允许信号3.总线周期控制信号①D/C#数据/控制信号②M/IO#存储器和I/O访问信号③W/R#读写信号④LOCK#总线封锁信号⑤BRDY#突发就绪信号⑥NA#下一个地址有效信号⑦SCYC分割周期信号4.Cache控制信号①CACHE#Cache控制信号②EADS#外部地址有效信号③KEN#Cache允许信号④FLUSH#Cache擦除信号⑤AHOLD地址保持/请求信号⑥PCDCache禁止信号⑦PWT片外Cache的控制信号⑧WB/WT#片内Cache回写/通写选择信号⑨HIT#和HITM#Cache命中信号和命中Cache的状态信号⑩INV无效请求信号5.系统控制信号①INTR可屏蔽中断请求信号②NMI非屏蔽中断请求信号③RESET系统复位信号④INIT初始化信号⑤CLK系统时钟信号6.总线仲裁信号①HOLD总线请求信号②HLDA总线请求响应信号③BREQ总线周期请求信号④BOFF#强制让出总线信号7.检测与处理信号①BUSCHK#转入异常处理的信号②FERR#浮点运算出错的信号③IGNNE#忽略浮点运算错误的信号④FRCMC#输入此信号会使CPU进行冗余校验⑤IERR#冗余校验出错信号8.系统管理模式信号①SMI#系统管理模式中断请求信号②SMIACT#系统管理模式信号9.测试信号①TCK从此端输入测试时钟信号②TDI用来输入串行测试数据③TDO此端获得输出的测试数据结果④TMS用来选择测试方式⑤TRST#测试复位，退出测试状态10.①BP3～B