搜索
填空题第1章微型计算机概述1.微型计算机中各部件是通过总线构成一个整体的．2.____微处理器_____是微型计算机的核心。3.总线按照其规模、用途和应用场合可分为元件极总线、板极总线和通信总线。4.微型计算机由_CPU_、存储器、输入/输出接口和系统总线组成。5.以微型计算机为主体，配上系统软件、应用软件和外设之后，就成了微型计算机系统。6.微型计算机的主要性能指标有CPU的位数、__CPU的主频__、内存容量和速度、____硬盘容量第2章16位和32位微处理器1.Intel8086CPU是_16__位微处理器，有_16__根数据总线和__20__根地址总线，存储器寻址的空间为_1MB__,端口寻址空间为_64KB__。8088CPU有＿8＿根数据总线。2.输入/输出端口有两种编址方法，既I/O端口与存储单元统一编址和I/O单独编址。前一种编址的主要优点是功能强和指令灵活。后一种编址的主要优点是指令运行速度快和增强了程序的可读性。3.所谓最小模式，就是在系统中只有8086一个微处理器。4.所谓最大模式是在系统中包含两个或多个微处理器。（主8086,其他称协处理器）5.8086工作在最大模式下，引脚MN/MX*接低（高/低）电平。6.8086/8088CPU的数据线和地址线是以__分时复用_____方式轮流使用的。7.8086中的BIU由__4___个___16___位段寄存器、一个___16____位指令指针、___6___字节指令队列、__20___位地址加法器和控制电路组成。8.8086/8088提供的能接受外中断请求信号的引脚是INTR和NMI。两种请求信号的主要不同之处在于NMI引脚引入的中断不受中断允许标志位IF的屏蔽。9.8086/8088的存储器是分段的，因此存储单元的物理地址是由段地址和段内偏移量组合而成的。10.对于8086CPU，物理地址是由段基址和偏移地址两部分构成，若某存储单元的段基址为2000H，偏移地址为1122H，则该存储单元的物理地址为21122H。11.8086的中断向量表位于内存的0～3FFH__区域，它可以容纳__256__个中断向量，每一个向量占___4_个字节。12.8086微机系统中的一个中断向量占4个存储单元，假定某中断对应的中断向量存放在0000:002CH；那么该中断向量对应的中断类型号为____0B_____H，若该向量对应的中断处理子程序放在0080：0402H开始的内存区域中，则按照地址由低到高的顺序写出其相应的存储单元的内容为__02H_、_04H_、_80H_、___00H___。13.8086CPU中典型总线周期由_4_个时钟周期组成，其中T1期间，CPU输出__地址__信息；如有必要时，可以在_T3和T4__两个时钟周期之间插入1个或多个TW等待周期。14.从编程结构看，8086CPU可分为两个独立的工作部件__执行部件__和_总线接口部件15.8086中，BIU部件完成_与存储器I/O端口传送数据的__功能，EU部件完成_执行指令___功能。16.8086中引脚BHE信号有效的含义表示_数据线D15～D8上的高8位数据有效___。17.8086正常的存储器读/写总线周期由___4_____个T状态组成，ALE信号在__T1___状态内有效，其作用是_允许地址锁存器对地址进行锁存_____。18.从产生中断的方法来分，中断可分为硬件中断和软件中断。19.在8086CPU中,NMI中断被称为_非屏蔽中断____,其中断类型号是___02H______。20.可屏蔽中断从CPU的_INTR___引脚进入，只有当中断允许标志IF为___1__时，该中断才能得到响应。21.8086中地址/数据线分时复用，为保证总线周期内地址稳定，应配置__地址锁存器______，为提高总线驱动能力，应配置__总线收发器_______。22.上电复位时，若CPU的CS=0FFFFH，IP=0000H，则第一条指令从__FFFF0H__方取23.8086/8088CPU复位后的系统启动地址为FFFF0H。24.当复位信号（RESET）来到时，CPU便结束当前操作并对标志寄存器，IP，DS，ES，SS及指令队列__清零_____，而将CS设置为_FFFFH______。25.CPU在执行OUTDX，AL指令时，_DX____寄存器的内容送到地址总线上，_AL__寄存器的内容送到数据总线上。26.8086/8088的中断响应了两个总线周期，从_INTA____引脚输出了两个负脉冲。27.CPU响应8259A中断，在_TNTA____引脚上输出___2__个负脉冲，在第___2__个负脉冲期间读入中断类型码。第4章存储器1.8086/8088CPU允许的最大存储空间为1M，其地址编号从0H到FFFFFH。2.存储器的扩展有_字扩展__、_位扩展_、字位同时扩展_三种方式。3.CPU访问存储器时，实现片选信号的方法有全译码法、部分译码__和_线选法___。4.有地址重迭现象的译码方式为_线选法_____和__部分译码法_____.5.根据用途和特点分类可将存储器分为__内部存储器_____和外部存储器_____。6.一般微型计算机的存储器系统主要由__CPU__、___主存___、高速缓存，辅助存储器及管理这些存储器的硬件和软件组成。7.某RAM芯片的存储容量是4K×8位，该芯片引脚中有__12___根地址线，__8___根数据线。8.构成64K*8的存储系统，需8K*1的芯片____64____片。9.保证动态RAM中的内容不消失，需要进行__刷新___操作。10.在存储器的层次化结构中，存储器可以分为Cache、内存和辅存三级。11.在存储器的层次结构中,越远离CPU的存储器，其存取速度___越慢___，存储容量___越大____，价格__越便宜_____。第5章微型计算机和外设的数据传输1.CPU和外设之间的数据传送方式有无条件方式、查询方式_,_中断方式__和__DMA方式2.状态信息表示外设当前所处的工作状态，例如READY表示输入设备已准备好信息，BUSY表示输出设备是否能接收数据。3.控制信息是由CPU发出的，用于控制外设接口工作方式以及外设的启动和停止的信息。4.为保证信息正常传送，通常采用就绪和忙信号作为接口芯片占外围设备的联络信号，实现微处理器与外围设备交换信息。5.CPU与I/O接口间的信号一般包括数据信号，状态信号和控制信号三种类型。6.能支持查询传送方式的接口电路中，至少应该有数据端口和状态端口。7.若要实现存储器与存储器、存储器与外设之间直接进行数据交换（不通过CPU）应采用的方法是DMA方式。8.在中断方式下，当_接口___已经有数据要往CPU输入或者准备好接收数据时，接口会向CPU发一个_中断请求____信号；在DMA方式下，外设要求传输数据时，接口会向_DMA控制器发___DMA请求___信号。第6章串并行通信和接口技术1.串行通信可分为两种类型，即同步通信和___异步通信________2.串行异步接口在接收时是由接收移位寄存器将串行数据转换成并行数据。在发送时，是由发送移位寄存器将并行数据转换成串行数据。3.RS-232C规定使用25根插针的标准连接头；最高传输速率是20kbps。4.InteL8255A是一个并行接口芯片5.8251芯片中设立了奇/偶错、帧格式错和__溢出错_____三种出错标志6.8255A控制字的最高位D7=1时，表示该控制字为方式控制字7.8255A的端口C按位置位复位控制字中的D0位决定对端口C的某一位置位或复位。8.8255A的端口A的工作方式是由方式控制字的D5和D6位决定。9.8255A的端口B的工作方式由方式控制字的D2位决定。10.RS-232C是应用于串行二进制交换的数据通信设备和数据终端设备之间的标准接口。11.Intel8251A工作在异步方式时，每个字符的数据位长度为5～8位，停止位的长度为1位、1.5位或2位。12.异步通信中相邻中两个字符之间间隔可以是任意长度，以便使它有能力处理定时的串行数据。13.8255有3种工作方式,其中方式2只允许A口使用。14.8255A内部包括两组控制电路，其中A组控制端口A和端口C的高4位的工作方式和读/写操作，B组控制端口B和端口C的低4位的工作方式和读/写操作。15.8255A的A端口有3种工作方式，它们分别是基本的输入/输出方式、选通的输入/输出方式和双向传输方式。第7章中断控制器1.对于8259A的中断请求寄存器IRR，当某一个IRI端呈现高电平时，则表示该端口有中断请求。2.8259A有两种中断触发方式边缘触发和电平触发。3.一片8259A能管理8级中断，最多可以用9片8259A来构成64级的主从式中断系统。4.8259A的INT是和CPU的INTR端相连，用来向CPU发出中断请求；INTA用来接收来自CPU的中断应答的信号。5.8259A由IRR、PR、ISR组成，用来接收和处理从引脚IR7~IR0进入的中断。6.对于8259A的中断请求寄存器IRR，当某一个IRi端呈现__高电平____时，则表示该端有中断请求。7.8259A共有__7_个可编程的寄存器，它们分别用于接受CPU送来的_初始化__命令字和___操作_____命令字。8.设8086系统中采用单片8259A，其8259A的ICW2=32H，则对应IR5的中断类型号为___35____H，它的中断入口地址在中断向量表中的地址为__D4_H。9.在特殊全嵌套方式下，8259可响应__同级___中断请求。10.8259A芯片包含2个端口地址，它进行中断结束处理的方式有中断自动结束方式、_一般的中断结束方式__、特殊的中断结束方式三种。11.多片8259A级连时，主片8259A的CAS2~CAS0应连至从片8259A的__________引脚；从片8259A的INT应连至主片8259A的__________引脚；主片8259A的INT应连至CPU的_________引脚12.CPU响应中断后将_FR标志____寄存器入栈保存，然后自动将_IF__标志和__TF___标志复位。若要实现中断嵌套，必须在中断服务子程序中执行一条_STI_指令。13.8259在初始化时，有两个命令字_ICW1____、_ICW2____必须设置。14.当一个级联的8259系统中，一个中断处理程序结束时，要发出___2___次中断结束命令。15.中断返回指令是_IRET__，该指令将堆栈中保存的断点弹出后依次装入_指令指针____寄存器和_代码段__寄存器中，将堆栈中保存的标志装入_标志寄存器____中。16.第8章DMA控制器1.DMA控制器可以像CPU一样得到_总线___控制权，DMA控制器中和某个接口的联系的部分称为_通道_。2.8086/8088在最小方式下有关总线请求的信号引线是___HOLD___和__HLDA__。3.DMA控制器内部包含一个控制寄存器、一个状态寄存器、一个地址寄存器和一个字节计数器。4.DREQ是DMA请求信号信号，DACK是DMA应答信号。5.DMA控制器可以像CPU一样得到总线控制权，DMA控制器中和某个接口的联系的部分称为通道。6.为了使DMA控制器正常工作，要对DMA控制器进行初始化，初始化过程包含两方面：将数据传送缓冲区的起始地址和结束地址送到地址寄存器和将传输的字节数、字数、或双字数送到计数器。7.8237A在DMA传输时，每传输1个字节，当前字节计数器的值自动减1，当由0减到FFFF_____时，产生计数结束信号EOP*。8.8237A工作在主模块是，DB0~DB7输出的是地址寄存器中的高八位地址信号。9.8237A有单字节传输、块传输、请求传输和级联传输工作模式。10.8327A的优先级管理方式有固定优先级方式和循环优先级方式。11.8237A有___4个___DMA通道，可以由__5____片8237A构成两级DMA系统，共_16____DMA通道。12.8237A在进行内