搜索
第1章概述1．电子计算机主要由运算器、控制器、存储器、输入设备和输出设备等五部分组成。2．运算器和控制器集成在一块芯片上，被称作CPU。3．总线按其功能可分数据总线、地址总线和控制总线三种不同类型的总线。4．计算机系统与外部设备之间相互连接的总线称为系统总线（或通信总线）；用于连接微型机系统内各插件板的总线称为系统内总线（板级总线）；CPU内部连接各寄存器及运算部件之间的总线称为内部总线。5．迄今为止电子计算机所共同遵循的工作原理是程序存储和程序控制的工作原理。这种原理又称为冯·诺依曼型原理。第3章微处理器及其结构1．8086/8088CPU执行指令中所需操作数地址由EU计算出16位偏移量部分送BIU，由BIU最后形成一个20位的内存单元物理地址。2．8086/8088CPU在总线周期的T1时刻，用A19/S6～A16/S3输出20位地址信息的最高4位，而在其他时钟周期，则输出状态信息。3．8086/8088CPU复位后，从0FFFF0H单元开始读取指令字节，一般这个单元在ROM区中，在其中设置一条跳转指令，使CPU对系统进行初始化。4．8086系统的存储体系结构中，1MB存储体分2个库，每个库的容量都是512K字节，其中和数据总线D15～D8相连的库全部由奇地址单元组成，称为高位字节库，并用BHE作为此库的选通信号。5．8086/8088系统中，可以有64K个段起始地址，任意相邻的两个段起始地址相距16个存储单元。6．用段基值及偏移量来指明内存单元地址的方式称为逻辑地址。7．通常8086/8088CPU中当EU执行一条占用很多时钟周期的指令时，或者在多处理器系统中在交换总线控制时会出现空闲状态。8．8086CPU使用16根地址线访问I/O端口，最多可访问64K个字节端口，使用20根地址线访问存储单元，最多可访问1M个字节单元。9．CPU取一条指令并执行该指令的时间称为指令周期，它通常包含若干个总线周期，而后者又包含有若干个时钟周期。1．某微机最大可寻址的内存空间为16MB，其CPU的地址总线至少应有（24）条。2．8086/8088CPU的RESET引脚至少应维持4个时钟周期的正脉冲宽度才能有效复位。3．当RESET信号进入高电平状态时，将使8086/8088CPU的CS寄存器初始化为0FFFFH。4．8086/8088CPU与慢速存储器或I/O接口之间进行数据传输，为了使传送速度匹配，有时需要在T3和T4状态之间插入若干等待周期TW。5．8086/8088CPU中标志寄存器的主要作用是产生影响或控制某些后续指令所需的标志。6．8086最小模式下的存储器读周期中地址锁存发生在总线周期的T1时刻。7．指令指针IP的作用是保存正在执行的一条指令。8．8086CPU有两种工作模式，最小模式的特点是CPU提供全部控制信号。第4章8086/8088CPU指令系统1．寄存器间接寻址方式中，操作数在存储单元中。2．用BP作基址变址寻址时，操作数所在的段是当前堆栈段。9．条件转移指令JNE的条件是ZF＝0。4．调用CALL指令可有段内直接.段内间接.段间直接.段间间接。5．在数据传送类指令中，只有SAHF和POPF两条指令会影响标志位的值，其中指令POPF是唯一可以改变TF标志的指令。第5章汇编语言程序设计1．段定义伪指令语句用SEGMENT语句表示开始，以ENDS语句表示结束。2．ARRAYDW10DUP（5DUP（4DUP（20H，40H，60H））语句执行后共占1200字节存储单元。3．汇编语句中，一个过程有NEAR和FAR两种属性。NEAR属性表示主程序和子程序在同一个代码段中，FAR属性表示主程序和子程序不在同一个代码段中。4．DOS系统功能号应放在AH寄存器中。5．子程序又称过程，它可以由PROC语句定义，由ENDP语句结束，属性可以是NEAR或FAR。6．假设VAR为数据段中已定义的变量，则指令MOVBX，OFFSETVAR中源操作数的寻址方式是立即数寻址。7．EXE文件产生在连接之后。8．主程序与子程序之间传递参数可通过堆栈、存储器单元、通用寄存器进行。9．计算机系统软件中的汇编程序是一种翻译程序。第6章存储器系统一、选择题1．存储容量、集成度、最大存储时间是半导体存储器芯片的性能指标。2．高速缓存由DRAM构成。3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要16个存储芯片。6．外存储器包括软磁盘、磁带、硬磁盘、光盘。7．在多级存储体系结构中，Cache-主存结构主要用于解决主存与CPU速度不匹配的问题。8．动态RAM的特点之一是需要刷新电路、存取速度高于静态RAM。1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache存储器，它是由DRAM类型的芯片构成，而主存储器则是由SRAM类型的芯片构成。2．将存储器与系统相连的译码片选方式有线选法、部分地址译码法和全地址译码法。4．微机系统中存储器通常被视为Cache、主存、辅存三级结构。第7章中断技术1．8086CPU工作在总线请求方式时，会让出地址、数据和控制总线。1．中断矢量就是中断服务子程序的入口地址，在内存中占有4个存储单元，其中低地址存储单元存放的是IP内容，高地址存储单元存放的是CS内容。2．中断返回指令是IRET，该指令将堆栈中保存的断点弹出后依次装入IP寄存器和CS寄存器中，将堆栈中保存的标志装入Flags中。3．CPU响应8259A中断，在引脚INTA上输出2个负脉冲，在第2个负脉冲期间读入中断类型码。4．8086CPU共可管理256个中断，中断矢量表放在从00000H地址单元到003FFH地址单元，总共有1K个字节。5．CPU响应中断后将Flags寄存器入栈保存，然后自动将IF标志和TF标志复位。若要实现中断嵌套，必须在中断服务子程序中执行一条开中断指令。第8章输入/输出接口技术1．8086CPU在执行INAL，DX指令时，DX寄存器的内容输出到（A）上。A.地址总线B.数据总线C.存储器D.寄存器2．在CPU与外设进行数据传送时，下列（C）方式可提高系统的工作效率。A.无条件传送B.查询传送C.中断传送D.前三项均可3．外部设备的端口包括（ABC）。A.数据端口B.状态端口C.控制端口D.写保护口4．CPU在数据线上传输的信息可能是（ABC）。A.数据B.状态C.命令D.模拟量5．PC/XT机对I/O端口的寻址方式有（AF）。A.端口直接寻址B.寄存器寻址C.基址寻址D.变址寻址E.寄存器相对寻址F.DX间接寻址6．PC机在和I/O端口输入输出数据时，I/O数据须经（AE）传送。A.ALB.BLC.CLD.DLE.AXF.BXG.CXH.DX7．I/O接口电路中，8255控制口可能使用的端口地址只能是（D）。A.00HB.01HC.04HD.07H8．程序查询I/O的流程总是按（B）的次序完成一个字符的传输。A.写数据端口，读/写控制端口B.读状态端口，读/写数据端口C.写控制端口，读/写状态端口D.随I/O接口的具体要求而定。9．由（D）引脚的连接方式可以确定8255的端口地址。A.RD、CSB.WR、A0C.A0、A1D.A0、A1、CS10．若8255A接口芯片的A口工作在方式2时，B口可以工作在（D）。A.方式0B.位控方式C.方式2D.方式0或方式111．在CPU与外设之间设计接口电路的目的主要有（ABCD）。A.解决驱动能力问题B.控制数据传输速度C.完成数据形式转换D.负责CPU与外设的联络二、填空题1．对I/O端口的编址一般有外设与内存统一编址方式和外设与内存独立编址方式。PC机采用的是独立编址方式。2．在PC系列微机中，I/O指令采用直接寻址方式的I/O端口有256个。采用DX间接寻址方式可寻址的I/O端口有64K个。3．数据的输入/输出指的是CPU与外设进行数据交换。4．数据输入/输出的四种方式是无条件传送方式、条件传送方式、中断方式和DMA传送方式。5．CPU在执行OUTDX，AL指令时，DX寄存器的内容送到地址总线上，AL寄存器的内容送到数据总线上。6．当CPU执行INAL，DX指令时，IOM/引脚为低电平，RD为低电平，WR为高电平。第9章串行通信技术及其接口芯片一、填空题1．如果串行传输速率是2400波特，则数据位的时钟周期是4.17×10-4秒。2．设串行异步传送的数据格式是7个数据位、1个停止位、1个校验位，波特率为2400，则每秒钟传送的最大字符数为240个。3．为使传送过程更可靠，在串行异步通信接口中设立了三种出错标志，分别是溢出错、格式错和奇偶错。4．串行通信根据其连接方式的不同可分为单工、单双工和全双工等三种。5．设8251A工作于异步方式，收发时钟频率为38.4KHz，波特率为2400。数据格式为7位数据位，1位停止位，偶校验，则8251A的方式字为7AH。二、单项选择题1．串行同步传送时，每一帧数据都是由(D)开头的。A.低电平B.高电平C.起始位D.同步字符2．RS232是一种常用的串行总路线标准，它规定逻辑“0”对应的电平是（C）。A.0~+1.8VB.+2.8~+5VC.+3~+15VD.-15~-3V3．现行PC机中打印机与主机的接口标准大多采用(C)。A.IDEB.CentoronicsC.RS-232CD.SCSI4．USB——通用串行总线实际上是一个万能插口，目前在PC机上都有USB连接器插座，USB连接器为(C)芯连接器。A.2B.3C.4D.55．8251A的方式控制字（即模式字）的作用是(A)。A.决定8251的数据格式B.决定8251的数据格式和传送方向C.决定8251何时收发D.以上都不对6．在数据传输率相同的情况下，同步字符串送的速度高于异步字符传输，其原因是(D)。A.字符间无间隔B.双方通信同步C.发生错误的概率少D.附加位信息总量少7．异步串行通信中，收发双方必须保持（C)。A.收发时钟相同B.停止位相同C.数据格式和波特率相同D.以上都正确8．可编程通信接口芯片8251A(D)。A.可用作并行接口B.仅可用作异步串行接口C.仅可用作同步串行接口D.可用作同步、异步串行接口模拟试题（一）一、单选题1．在8086宏汇编过程中不会产生指令码，只用来指示汇编程序如何汇编的指令是。A.汇编指令B.伪指令C.机器指令D.宏指令2．在CMPAX，DX指令执行后，当标志位SF、OF、ZF满足下列逻辑关系（SF⊕OF）＋ZF＝0时，表明。A.(AX)(DX)B.(AX)≥(DX)C.(AX)(DX)D.(AX)≤(DX)3．8086微机系统的RAM存储单元中，从0000H:002CH开始依次存放23H，0FFH，00H，和0F0H四个字节，该向量对应的中断号是。A.0AHB.0BHC.0CHD.0DH4．8255的A口工作在方式1输入时，其中断允许控制位INTE的开/关是通过对的按位置位/复位操作完成的。A.PC0B.PC2C.PC4D.PC65．在8086中断优先级顺序中，最低优先级的中断源是。A.单步陷阱中断B.INTRC.被零除D.断点6．在PC/XT中，设（AX）＝9305H，（BX）＝6279H，若，AX指令后接着INTO指令则会。A.进入INTO中断服务子程序B.执行INTO后面的指令C.死机D.显示器显示OVERFLOW7．有一微机系统，采用CPU的低10位地址线A0~A9作为输入输出口的地址线，系统中接口芯片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为（）。A.A5~A9B.A4~A9C.A2~A9D.A0~A98．CPU可以对8253计数器进行读操作，其读到的是（）。A.工作方式字B.计数初值C.计数执行部件CE（减一计数单元）的当前值D.09．在一个项目或产品研制的过程中，通常采用____类型的存储芯片来存放待调试的程序。A.RAMB.ROMC.PROMD.E2PROM10．8259A工作在8086/8088模式时，初始化命令字ICW2用来设置。A.中断向量地址的高8位B