微电子学Chap09.

微电子技术发展的规律及趋势北京大学Moore定律Moore定律1965年Intel公司的创始人之一GordonE.Moore预言集成电路产业的发展规律集成电路的集成度每三年增长四倍，特征尺寸每三年缩小倍2Moore定律10G1G100M10M1M100K10K1K0.1K19701980199020002010存储器容量60%/年每三年，翻两番1965，GordonMoore预测半导体芯片上的晶体管数目每两年翻两番1.E+91.E+81.E+71.E+61.E+51.E+41.E+3’70’74’78’82’86’90’94’98’2002芯片上的体管数目微处理器性能每三年翻两番Moore定律：i8080:6,000m68000:68,000PowerPC601:2,800,000PentiumPro:5,500,000i4004:2,300M6800:4,000i8086:28,000i80286:134,000m68020:190,000i80386DX:275,000m68030:273,000i80486DX:1,200,000m68040:1,170,000Pentium:3,300,000PowerPC604:3,600,000PowerPC620:6,900,000“Itanium”:15,950,000PentiumII:7,500,000微处理器的性能100G10GGiga100M10MMegaKilo19701980199020002010PeakAdvertisedPerformance(PAP)Moore’sLawRealAppliedPerformance(RAP)41%Growth80808086802868038680486PentiumPentiumPro集成电路技术是近50年来发展最快的技术微电子技术的进步按此比率下降，小汽车价格不到1美分年份特征参数19591970-19712000比率设计规则m2580.18140电源电压VDD(伏）551.53硅片直径尺寸（mm）53030060集成度6210321093108DRAM密度（bit)1K1G106微处理器时钟频率(Hz)750K1G103平均晶体管价格$100.310-6107半导体发展计划（SIA1999年版）年份1999200020012002200320042005200820112014特征尺寸（nm）180165150130120110100705035存贮器生产阶段产品代256M512M1G2G16GMPU芯片功能数（百万晶体管）23.847.695.219053915234308硅片直径(mm)200200300300300300300300300450在生产阶段DRAM封装后单位比特价（百万分之一美分）157.63.81.90.241999Edition（SIA美EECA欧EIAJ日KSIA南朝鲜TSIA台）Moore定律性能价格比在过去的20年中，改进了1,000,000倍在今后的20年中，还将改进1,000,000倍很可能还将持续40年等比例缩小(Scaling-down)定律等比例缩小(Scaling-down)定律1974年由Dennard基本指导思想是：保持MOS器件内部电场不变：恒定电场规律，简称CE律等比例缩小器件的纵向、横向尺寸，以增加跨导和减少负载电容，提高集成电路的性能电源电压也要缩小相同的倍数漏源电流方程：由于VDS、(VGS-VTH)、W、L、tox均缩小了倍，Cox增大了倍，因此，IDS缩小倍。门延迟时间tpd为：其中VDS、IDS、CL均缩小了倍，所以tpd也缩小了倍。标志集成电路性能的功耗延迟积PWtpd则缩小了3倍。ICWLVVVVdsoxsGSTHDSDS2oxoxoxtC0tVCIpdDSLDSoxLWLCC恒定电场定律的问题阈值电压不可能缩的太小源漏耗尽区宽度不可能按比例缩小电源电压标准的改变会带来很大的不便恒定电压等比例缩小规律(简称CV律)保持电源电压Vds和阈值电压Vth不变，对其它参数进行等比例缩小按CV律缩小后对电路性能的提高远不如CE律，而且采用CV律会使沟道内的电场大大增强CV律一般只适用于沟道长度大于1m的器件，它不适用于沟道长度较短的器件。准恒定电场等比例缩小规则，缩写为QCE律CE律和CV律的折中，世纪采用的最多随着器件尺寸的进一步缩小，强电场、高功耗以及功耗密度等引起的各种问题限制了按CV律进一步缩小的规则，电源电压必须降低。同时又为了不使阈值电压太低而影响电路的性能，实际上电源电压降低的比例通常小于器件尺寸的缩小比例器件尺寸将缩小倍，而电源电压则只变为原来的/倍参数CE(恒场)律CV(恒压)律QCE(准恒场)律器件尺寸L,W,tox等1/1/1/电源电压1/1/掺杂浓度2阈值电压1/1/电流1/2/负载电容1/1/1/电场强度1门延迟时间1/1/21/功耗1/23/2功耗密度133功耗延迟积1/31/2/3栅电容面积1/21/21/2集成密度222微电子技术的三个发展方向硅微电子技术的三个主要发展方向特征尺寸继续等比例缩小集成电路(IC)将发展成为系统芯片(SOC)微电子技术与其它领域相结合将产生新的产业和新的学科，例如MEMS、DNA芯片等微电子技术的三个发展方向第一个关键技术层次：微细加工目前0.25m和0.18m已开始进入大生产0.15m和0.13m大生产技术也已经完成开发，具备大生产的条件当然仍有许多开发与研究工作要做，例如IP模块的开发，为EDA服务的器件模型模拟开发以及基于上述加工工艺的产品开发等在0.13-0.07um阶段，最关键的加工工艺—光刻技术还是一个大问题，尚未解决微电子器件的特征尺寸继续缩小第二个关键技术：互连技术铜互连已在0.25/0.18um技术代中使用；但是在0.13um以后，铜互连与低介电常数绝缘材料共同使用时的可靠性问题还有待研究开发微电子器件的特征尺寸继续缩小互连技术与器件特征尺寸的缩小（资料来源：SolidstateTechnologyOct.,1998）第三个关键技术新型器件结构新型材料体系高K介质金属栅电极低K介质SOI材料微电子器件的特征尺寸继续缩小传统的栅结构重掺杂多晶硅SiO2硅化物经验关系:LToxXj1/3对栅介质层的要求年份199920012003200620092012技术0.180.150.130.100.070.05等效栅氧化层厚度(nm)4—52—32—31.5—21.51.0栅介质的限制随着tgate的缩小，栅泄漏电流呈指数性增长超薄栅氧化层栅氧化层的势垒GSD直接隧穿的泄漏电流栅氧化层厚度小于3nm后tgate大量的晶体管限制：tgate~3to2nm栅介质的限制栅介质的限制等效栅介质层的总厚度：Tox1nm+t栅介质层Toxt多晶硅耗尽t栅介质层t量子效应++由多晶硅耗尽效应引起的等效厚度:t多晶硅耗尽0.5nm由量子效应引起的等效厚度:t量子效应0.5nm～～限制：等效栅介质层的总厚度无法小于1nm随着器件缩小致亚50纳米寻求介电常数大的高K材料来替代SiO2SiO2无法适应亚50纳米器件的要求栅介质的限制SiO2（＝3.9）SiO2/Si界面硅基集成电路发展的基石得以使微电子产业高速和持续发展SOI(Silicon-On-Insulator:绝缘衬底上的硅)技术SOI技术：优点完全实现了介质隔离,彻底消除了体硅CMOS集成电路中的寄生闩锁效应速度高集成密度高工艺简单减小了热载流子效应短沟道效应小,特别适合于小尺寸器件体效应小、寄生电容小，特别适合于低压器件SOI材料价格高衬底浮置表层硅膜质量及其界面质量SOI技术：缺点隧穿效应SiO2的性质栅介质层Tox1纳米量子隧穿模型高K介质?杂质涨落器件沟道区中的杂质数仅为百的量级统计规律新型栅结构?电子输运的渡越时间～碰撞时间介观物理的输运理论?沟道长度L50纳米L源漏栅Toxp型硅n+n+多晶硅NMOSFET栅介质层新一代小尺寸器件问题带间隧穿反型层的量子化效应电源电压1V时，栅介质层中电场约为5MV/cm，硅中电场约1MV/cm考虑量子化效应的器件模型?…...可靠性0.1mSub0.1m稳定状态情况下的半导体增长率1997稳定状态（～2030）CMOS技术0.25μm0.035μm年平均增长率16%7%(约为GDP增长率的2倍)半导体产业/电子工业17%35%半导体产业/GDP0.7%3%FromChemmingHu,(U.C.Berkely)2030年后，半导体加工技术走向成熟，类似于现在汽车工业和航空工业的情况诞生基于新原理的器件和电路集成电路走向系统芯片解调/纠错传输反向多路器MPEG解码DRAMDRAM声频接口视频接口IBMCPUSTBPSCIIEEE1284GPIO,etcDRAM卫星/电缆第二代将来第三代SOCSystemOnAChip集成电路走向系统芯片IC的速度很高、功耗很小，但由于PCB板中的连线延时、噪声、可靠性以及重量等因素的限制，已无法满足性能日益提高的整机系统的要求IC设计与制造技术水平的提高，IC规模越来越大，已可以在一个芯片上集成108~109个晶体管分立元件集成电路IC系统芯片SystemOnAChip(简称SOC)将整个系统集成在一个微电子芯片上在需求牵引和技术推动的双重作用下系统芯片(SOC)与集成电路(IC)的设计思想是不同的，它是微电子技术领域的一场革命。集成电路走向系统芯片六十年代的集成电路设计•微米级工艺•基于晶体管级互连•主流CAD：图形编辑VddABOut八十年代的电子系统设计PEL2MEMMathBusControllerIOGraphics•PCB集成•工艺无关系统•亚微米级工艺•依赖工艺•基于标准单元互连•主流CAD:门阵列标准单元集成电路芯片世纪之交的系统设计SYSTEM-ON-A-CHIP•深亚微米、超深亚微米级工艺•基于IP复用•主流CAD：软硬件协同设计MEMORYCache/SRAMorevenDRAMProcessorCoreDSPProcessorCoreGraphicsMPEGVRAMMotionEncryption/DecryptionSCSIEISAInterfaceGlueGluePCIInterfaceI/OInterfaceLANInterfaceSOC是从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个芯片上完成整个系统的功能SOC必须采用从系统行为级开始自顶向下(Top-Down)地设计SOC的优势嵌入式模拟电路的Core可以抑制噪声问题嵌入式CPUCore可以使设计者有更大的自由度降低功耗，不需要大量的输出缓冲器使DRAM和CPU之间的速度接近集成电路走向系统芯片SOC与IC组成的系统相比，由于SOC能够综合并全盘考虑整个系统的各种情况，可以在同样的工艺技术条件下实现更高性能的系统指标若采用IS方法和0.35m工艺设计系统芯片，在相同的系统复杂度和处理速率下，能够相当于采用0.25~0.18m工艺制作的IC所实现的同样系统的性能与采用常规IC方法设计的芯片相比，采用SOC完成同样功能所需要的晶体管数目可以有数量级的降低集成电路走向系统芯片21世纪的微电子将是SOC的时代SOC的三大支持技术软硬件协同设计：Co-DesignIP技术界面综合(InterfaceSynthesis)技术集成电路走向系统芯片软硬件Co-Design面向各种系统的功能划分理论(FunctionPartationTheory)计算机通讯压缩解压缩加密与解密集成电路走向系统芯片IP技术软IP