宽带OFDM传输接收机系统EDA设计——时间同步实验设计电子科技大学通信抗干扰技术国家级重点实验室2通信抗干扰技术国家级重点实验室Outlines1234时间同步的概念主要知识点同步算法和设计方式考核方式3通信抗干扰技术国家级重点实验室•FindoutstartlocationofeachFFTframePart1时间同步的概念4通信抗干扰技术国家级重点实验室•Preamblebasedtimingsynchronizationalgorithm•Inpractice–CosimulationofSimulinkandModelsim–PLLcoreinQuartus–RomcoreinQuartus–Slidecorrelation–State-machinedesignmethod–SometipsPart2主要知识点5通信抗干扰技术国家级重点实验室•PhysicalframestructurePart3同步算法和设计方法1120SamplesNull48Null48CP40CS26PN’256×4Dataframe1024CP40CS26Dataframe1024CP40CS26Dataframe1024CP40Dataframe10241064Samples1064Samples1064Samples1120+1064×4=53766通信抗干扰技术国家级重点实验室•TimesynchronizationalgorithmPart3同步算法和设计方法22255255**00()()()()()()ttrriiCkSkPNkPNknkPNkLocalPN256LocalPN256LocalPN256Null48PN’256InvaliddataPN’256PN’256PN’256Slidewindow256Slidewindow256Slidewindow256tNull48C7通信抗干扰技术国家级重点实验室•PNSequence–PN128=PN256byinterpolation–LocalPN256•InterpolatedPN256•RepeatedPN256Part3同步算法和设计方法8通信抗干扰技术国家级重点实验室•LocalPN256Sequences–constantpn_rpt:std_logic_vector(0to255):=1100001100000011111100000000110011111111110000110011001111110000111100110000001100001111111100000011001100000000111100000000001100000000000011111111111111001100110011000011110000111111001111110011000011001111000000111100111111110011110011001111001111000000;–constantpn_itp:std_logic_vector(0to255):=1100011000000111111100000001110011111111110001100110001111110000111001110000001100011111111000000111001100000001111100000000001100000000000111111111111110011000110011000111110001111110001111100011000110001110000000111000111111100011100111001110001110000000;Part3同步算法和设计方法9通信抗干扰技术国家级重点实验室•Correlationcomputation–Implementationcomplexity–Needmultiplier?–Numberofsignalbits–Numberofcomputationdelay(Aboutpipelinedesignandspeed)Part3同步算法和设计方法10通信抗干扰技术国家级重点实验室•ModulardesignmethodPart3同步算法和设计方法SignDetectordindoutPeakDetectorFrameLocationFinderfrm_dvDataROMPLLCoreclk_inclkclk11通信抗干扰技术国家级重点实验室•SystemclockPart3同步算法和设计方法12通信抗干扰技术国家级重点实验室•CorrelatorPart3同步算法和设计方法D255D254D253D252﹒﹒﹒D1D0ShiftregisterdinP255P254P253P252﹒﹒﹒P1P0+++﹒﹒﹒++﹒﹒﹒+corr_valadd_reg1add_reg2add_reg713通信抗干扰技术国家级重点实验室•SimulinkModulePart3同步算法和设计方法14通信抗干扰技术国家级重点实验室•信号量化Part3同步算法和设计方法01(01)01(11)inoutinoutxxxxprocess(rst,clk)beginif(rst='1')thensign_out_I=(others='0');sign_out_Q=(others='0');elsif(clk'eventandclk='1')thenif(en='1'anddin_dv='1')thenif(din_I_msb='0')thensign_out_I=01;--+1elsesign_out_I=11;---1endif;if(din_I_msb='0')thensign_out_I=01;--+1elsesign_out_I=11;---1endif;endif;endif;endprocess;15通信抗干扰技术国家级重点实验室•256移位寄存器Part3同步算法和设计方法D255D254D253D252﹒﹒﹒D1D0Shiftregisterdin1din0•256移位寄存器信号定义--shiftregistersforinputsignalssubtypesign_inisintegerrange-1to1;typesign_arrayisarray(0to255)ofsign_in;signalsign_reg_I:sign_array;signalsign_reg_Q:sign_array;16通信抗干扰技术国家级重点实验室•256移位寄存器信号处理Part3同步算法和设计方法--shiftregisterprocessreg_proc:process(rst,clk)beginif(rst='1')thenforKin0to255loopsign_reg_I(K)=0;sign_reg_Q(K)=0;endloop;elsif(clk'eventandclk='1')thenif(en='1'andsign_dv='1')thensign_reg_I(255)=conv_integer(sign_I);sign_reg_Q(255)=conv_integer(sign_Q);--shiftrightlyforKin0to254loopsign_reg_I(K)=sign_reg_I(K+1);sign_reg_Q(K)=sign_reg_Q(K+1);endloop;endif;endif;endprocess;17通信抗干扰技术国家级重点实验室Part3同步算法和设计方法•第一级128个加法器D255D254D253D252﹒﹒﹒D1D0ShiftregisterdinP255P254P253P252﹒﹒﹒P1P0+++﹒﹒﹒﹒﹒﹒add_reg1(0)add_reg1(126)add_reg1(127)DDD•第一级128个加法器信号定义--registersarrayforstage-1adder'soutputsubtypecorr_add_r1isintegerrange-2to2;typeadd_array_r1isarray(0to127)ofcorr_add_r1;signaladd_reg1_I:add_array_r1;signaladd_reg1_Q:add_array_r1;18通信抗干扰技术国家级重点实验室•第一级128个加法运算Part3同步算法和设计方法I_corr_proc:process(rst,clk)Beginif(rst='1')thenelsif(clk'eventandclk='1')thenif(en='1')then--stage-1:multiplyandadditionforKin0to127loopif(pn_rpt(2*K)='0'andpn_rpt(2*K+1)='0')thenadd_reg1_I(K)=sign_reg_I(2*K)+sign_reg_I(2*K+1);elsif(pn_rpt(2*K)='0'andpn_rpt(2*K+1)='1')thenadd_reg1_I(K)=sign_reg_I(2*K)-sign_reg_I(2*K+1);elsif(pn_rpt(2*K)='1'andpn_rpt(2*K+1)='0')thenadd_reg1_I(K)=-sign_reg_I(2*K)+sign_reg_I(2*K+1);elsif(pn_rpt(2*K)='1'andpn_rpt(2*K+1)='1')thenadd_reg1_I(K)=-sign_reg_I(2*K)-sign_reg_I(2*K+1);endif;endloop;endif;endif;endprocess;19通信抗干扰技术国家级重点实验室•第2到第4级加法输出信号定义Part3同步算法和设计方法--registersarrayforstage-2adder'soutputsubtypecorr_add_r2isintegerrange-4to4;typeadd_array_r2isarray(0to63)ofcorr_add_r2;signaladd_reg2_I:add_array_r2;signaladd_reg2_Q:add_array_r2;--registersarrayforstage-3adder'soutputsubtypecorr_add_r3isintegerrange-8to8;typeadd_array_r3isarray(0to31)ofcorr_add_r3;signaladd_reg3_I:add_array_r3;signaladd_reg3_Q:add_array_r3;--registersarrayforstage-4adder'soutputsubtypecorr_add_r4isintegerrange-16to16;typeadd_array_r4isarray(0to15)ofcorr_add_r4;signaladd_reg4_I:add_array_r4;signaladd_reg4_Q:add_array_r4;20通信抗干扰技术国家级重点实验室•第5到第8级加法输出信号定义--registersarrayforstage-5adder'soutputsubtypecorr_add_r5isintegerrange-32to32;typeadd_array_r5isarray(0to7)ofcorr_add_r5;signaladd_reg5_I:add_array_r5;signaladd_reg5_Q:add_array_r5;--registersarrayforstage-6adder'soutputsubtypecorr_add_r6isintegerrange-64to64