搜索
微机原理与接口技术课程教案授课方式理论课√讨论课□实践课□习题课□其他：课时安排2学时课次1授课题目（教学章、节或主题）：微机接口的基本概念，功能与特点教学目的和要求（分掌握、理解、了解三个层次）：正确理解和掌握微机接口的基本概念，了解微机接口的功能与特点，初步培养和发展学生对微机接口的功能与特点的分析问题和解决问题的能力。教学重点：微机接口的基本概念。教学难点：微机接口的功能与特点。教学进程方法及手段引入新课（8分钟）：微机接口的基本概念，及在现实中的应用。讲授新课(37分钟)：微机接口的基本概念：接口的定义专门研究接口的原因接口的分类讲授新课(45分钟)：微机接口的功能与特点：（30分钟)数据锁存，缓冲与驱动的功能信号转换功能接收，执行CPU命令的功能设备选择功能中断管理功能可编程功能接口技术的现状和发展：（10分钟)讲授讲授板书讲授板书互动课堂小结（5分钟）小结微机接口的基本概念，功能与特点。微机接口的学习中几个重要的方面和内容，以及它们在计算机应用中的重要性。讲授板书互动思考题、讨论题、作业：列举出目前流行的接口有多少种是常用的?最常用的种类是哪些？教学后记：微机原理与接口技术课程教案授课方式理论课√讨论课□实践课□习题课□其他：课时安排2学时课次2授课题目（教学章、节或主题）：8086/8088微处理器教学目的和要求（分掌握、理解、了解三个层次）：掌握微处理器的一般工作原理，并了解Intel系列CPU的典型产品及其特点；重点掌握8086/8088微处理器的内部结构、寄存器组织方式、存储器及输入输出方式。教学重点：8086/8088微处理器的内部结构、寄存器组织方式、存储器及输入输出方式。教学难点：存储器的分段结构及物理地址的形成。教学进程方法及手段引入第二章（10分钟）：1介绍Intel系列CPU典型产品的发展历程及特点。8086微处理器是美国Intel公司1978年推出的一种高性能16位微处理器。以它为核心的微型计算机系统其性能已达到中、高档小型计算机的水平。与其他16位微处理器相比，8086的内部结构规模较小，他的一个突出特点是多重处理能力，由8086CPU与8087协处理器以及8089I/O处理器组成的多处理器系统可以大大提高数据处理和输入输出能力。8088微处理器与8086的组成基本相同，不同之处在于：1）8086内部指令队列缓冲器为6级，可存放6B的指令代码；8088内部指令队列缓冲器为4级，可存放4B的指令代码。2）8086对外地数据总线为16位，8088对外地数据总线为8位，因此8088也称为准16位微处理器。80386微处理器是Intel公司于1985年推出的一款32位微处理器，采用32位数据总线，32位地址总线，直接寻址能力可达4GB。与8086相比，80386要复杂的多，因为80386的设计考虑了软件，特别市操作系统的需要，为它们提供硬件方面的支持80486微处理器是Intel公司于1989年推出的32位微处理器。简单从结构看上80486相当于以80386为核心，增加了高速缓存（cache）和浮点协处理器，并增加了面向多处理器的机构。但是从程序设计的角度来看，其体系结构几乎未变，可以说是80386的翻版。Pentium系列微处理器。1993~2003年间Intel公司推出了“奔腾”系列微处理器。包括：pentium（相当于586）、PentiumPro（第六代产PPT讲授品）,PentiumMMX(多媒体数据和通信)、pentiumII、pentiumIII、pentium4、pentiumM(以迅驰技术为核心，支持无线技术，用于笔记本)等多个系列产品。Core2微处理器。2006Intel公司发布的酷睿2微处理器，起源于PentiumM微处理器框架，主要用于服务器、移动平台等。核心类型包括：Conroe、Allendale、Merom等。讲授新课(30分钟)：1.8086CPU内部结构：执行单元和总线接口单元的主要功能、各组成部分负责的任务。总线接口单元基本功能：1）从内存单元中预取指令，并将其传送到指令队列缓冲器中暂存。2）CPU执行指令时，配合执行单元从指定的内存单元或I/O端口中取出数据并传送给执行单元。3）把执行单元的处理结果传送到指定的内存单元或I/O端口中。执行单元基本功能：1）从总线接口单元的指令队列缓冲器中取一个字节指令。2）指令译码。通过译码电路分析发出相应的控制命令。3）算数逻辑运算。4）提供寻址用的16位偏移地址。2、8086CPU寄存器组织：通用寄存器、段寄存器、地址指针和变址寄存器、指令指针和标志寄存器通用寄存器又称为数据寄存器，可作为16位数据寄存器使用，也可作为两个8位数据寄存器使用，并且可独立寻址。多数情况下，这些寄存器用在算术和逻辑运算指令中，用来存放算术逻辑运算的源/目的操作数。在特殊的使用场合，AX又叫累加器，BX叫基址寄存器，CX又叫计数寄存器，DX叫数据寄存器。段寄存器：8086CPU将这1MB存储空间分成若干个逻辑段，每个逻辑段长度≤64KB。并用4个16位的段寄存器分别存放各个段的起始地址（又称段基址）。代码段寄存器CS表示当前使用的指令代码可以从该段寄存器指定的存储器段中取得，相应的偏移值则由IP提供。堆栈段寄存器SS指定当前堆栈的底部地址。数据段寄存器DS指示当前程序使用的数据所存区段的最低地址。附加段寄存器ES则指出当前程序使用附加段地址的位置，该段一般用来存放原始数据或运算结果。PPT讲授版书互动地址指针与变址寄存器，一般用来存放地址的偏移量（即相对于段起始地址的距离）。其中，SP为堆栈指针，用以指出在堆栈段中当前栈顶的地址，BP为基址指址，用以指出要处理的数据在堆栈段中的基地址。SI为源变址寄存器，用于存放源操作数的偏移地址。DI为目的变址寄存器，用于存放目的操作数的偏移地址。指令指针IP：用来存放下一条要执行指令在代码段中的偏移地址。它只有和CS相结合，才能形成指向指令存放单元的物理地址。在程序运行中，IP的内容由BIU自动修改，使它总是指向下一条要取的指令在现行代码段中的偏移地址。标志寄存器，16位寄存器。用来反映CPU运算的状态特征和存放某些控制标志。8086共使用了9个有效位。其中6位是状态标志位，3位为控制标志位。状态标志位是当一些指令执行后，所产生数据的一些特征的表征。控制标志位则是可以由程序写入，以达到控制处理机状态或程序执行方式的表征。3、除寄存器外，8086CPU其它组成单元的功能。ALU数据总线：16位CPU内部数据总线。与CPU外接总线隔离。执行单元中各部件通过该总线连接到一起。数据暂存寄存器：协助ALU完成运算，暂存参加运算的数据EU控制电路：负责从BIU的指令队列缓冲器中取指令，并对指令译码，根据指令要求向EU内部各部件发出控制命令，以完成各条指令规定的功能。指令队列缓冲器:总线空闲时，BIU会自动地进行预取指令操作，将所取得的指令按先后次序存入一个6字节的指令队列缓冲器，该队列缓冲器按“先进先出”的方式工作，并按顺序取到EU中执行。操作原则：1）指令缓冲器中存满一条指令后，执行单元就立即开始执行。2）队列中空了2个字节时，总线接口单元会自动寻找空闲的总线周期进行预取指令操作，直到填满为止。3）每当执行单元执行完一条转移、调用或返回指令后，都要清除指令队列缓冲器，并要求总线接口单元从心地地址开始取指令。总线控制逻辑电路:将CPU的内部总线和外部总线相连，是8086CPU与内存单元或I/O端口进行数据交换的必经之路。包括16条数据总线、20条地址总线和若干条控制总线。4.8086/8088存储器组织和I/O组织存储组织及其寻址:存储器空间按字节地址号顺序排列，每一字节用唯一的一个地址码标识，范围：00000H~0FFFFFH。实际操作时，一个变量可以是字节、字或双字。对于字节数据，数据位数为8位，对应的字节地址可以是偶地址（地址的最低位A0=0），也可以是奇地址（A0=1）。当存取此字节数据时，只需给出对应的实际地址即可。对于字数据，数据位数为16位。由连续存放的两个字节数据构成。字的高8位字节存放在高地址，字的低8位字节存放在低地址。字数据的地址为低位字节的地址，地址为偶地址的字称为规矩字，地址为奇地址的字称为非规矩字。双字数据占用四个字节，用以存连续的两个字。双字数据的地址:在存放低位字或高位字时，高位字位于高地址，低位字位于低地址，以最低位字节地址作为它的地址。存储器的段结构：将1MB的存储空间分成若干个逻辑段，而4个当前逻辑的基地址设置在CPU内的4个寄存器中，即代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES。逻辑段和段之间可以是连续的、分开的、部分重叠或完全重叠的。一个程序可使用一个逻辑段或多个逻辑段。物理地址的形成：CPU和存储器进行数据交换时实际所使用的地址。由段基值（段起始地址高16位）和偏移地址组成。前者是由段寄存器给出；后者是指存储单元所在的位置离段起始地址的偏移距离。8086/8088的I/O组织：利用地址总线的低16位对I/O端口寻址，可访问的8位I/O端口最多64K个。两个编号相邻的8位端口可以组合成一个16位的端口。课堂小结（5分钟）小结8086/8088微处理器的内部结构、寄存器组织方式、存储器及输入输出方式、存储器的分段结构及物理地址的形成PPT讲授互动思考题、讨论题、作业：8086/8088CPU由哪几个部件构成？简述各部件的功能。教学后记：授课方式理论课√讨论课□实践课□习题课□其他：课时安排2学时课次3授课题目（教学章、节或主题）：8086/8088微处理器教学目的和要求（分掌握、理解、了解三个层次）：掌握8086/8088微处理器的引脚功能；掌握读周期时序、写周期时序、中断响应周期、I/O总线周期空闲周期这几种典型时序；了解最大最下模式下的基本配置。教学重点：8086/8088微处理器的引脚功能、内部时序。教学难点：8086/8088微处理器的五种典型时序。教学进程方法及手段讲授新课（40分钟）：1、8086CPU引脚功能。地址/数据复用总线AD0~AD15:分时复用的地址/数据总线，具有双向、三态功能。用于输出低16位地址A0~A15和输入/输出数据D0~D15。T1：输出要访问的低16位地址A0~A15。其他时钟周期：读周期时处于悬浮（高阻）状态；写周期时传送数据。地址/状态复用总线A19/S6~A16/S3:分时复用的地址/状态线，输出、三态。T1：输出访问存储器的20位物理地址的最高4位地址（A19~A16），与AD15~AD0一起构成访问存储器的20位物理地址。当CPU访问I/O端口时，A19~A16保持为“0”。其他：输出状态信息。S6为0，用来指示8086CPU当前正与总线相连；S5状态用来指示中断允许标志位IF的当前设置；S4、S3组合指示CPU当前正在使用哪个段寄存器。高8位数据总线允许/状态复用引脚,BHE/S7（BusHighEnable/Status）：三态输出，低电平有效，T1时表示总线高8位AD15~AD8上的数据有效。若=1，表示仅在数据总线AD7~AD0上传送数据。读/写存PPT讲授版书互动储器或I/O端口以及中断响应时，用作选体信号，与最低位地址码A0配合，表示当前总线使用情况。S7用来输出状态信息，暂作备用。读信号RD（Read）：三态、输出。当低电平有效时，表示当前CPU正在对存储器或IO端口进行读操作。写信号WR（Write）：三态、输出。当低电平有效时，表示当前CPU正在对存储器或I/O端口进行写操作。存储器或I/O端口选择控制信号M/IO（Memory/InputOuput）：三态输出。高电平表示当前CPU正在访问存储器；低电平表示CPU当前正在访问I/O端口。一般在前一个总线周期的T４时有效，然后在此新的总线周期中，一直保持有效电平，直至T４为止。在DMA方式时，被悬空为高阻状态。准备就绪信号READY：输入，高电平有效。READY=1时，表示CPU访问的存储器或I/O端口已准备好传送数据，