存储器章节

存储器章节一、填空题1、对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（）、（）、（）。2、一个存储器的容量假设为M*N位，若使用A*B的芯片，（AM,BN），需要在字和位同时扩展，此时共需要（）个存储芯片。2、双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（）并行技术，后者采用（）并行技术。3、反映主存速度指标的三个术语是存取时间、（）和（）。4、CPU访问主存是数据存取的单位是（），访问cache的单位（），cache和内存交换数据的单位是（）。二、选择题1、下列器件中存取速度最快的是（）。A、高速缓存B、主存C、寄存器D、辅存2、主存贮器和CPU之间增加cache的目的是（）。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量3、存储单元是指（）。A存放1个二进制信息位的存储元B存放1个机器字的所有存储元集合C存放1个字节的所有存储元集合D存放2个字节的所有存储元集合4、存取周期是指（）。A、存储器的写入时间B、存储器进行连续写操作允许的最短间隔时间C、存储器连续读或者写操作所允许的最短间隔时间5、某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有OE和R/W，该芯片的管脚引出线数目是（）。A、20B、28C、30D、326、某机字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。A8MB16MBC16MD8MB7、EEPROM是指（）。A读写存储器B只读存储器C闪速存储器D电擦除可编程只读存储器8、下列说法正确的是（）Ⅰ半导体RAM信息可读可写，且掉电后仍能保持记忆Ⅱ动态RAM是易失性RAM，且静态RAM的存储信息是不易失的Ⅲ半导体RAM是易失性RAM，但只要电源不掉电，所存信息是不丢失的Ⅳ半导体RAM是非易失性的RAMA、Ⅰ和ⅡB、只有ⅢC、Ⅱ和ⅣD、全错9、半导体静态（SRAM）的存储原理是（）A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化10、下列叙述错误的是（）A、随机存储器可随时存取信息，掉电后信息丢失B、在访问随机存储器时，访问时间与物理位置无关C、主存储器中存储的信息是不可改变的D、随机存储器和只读存储器可以统一编址11、在对破坏性读出的存储器进行读/写操作时，为维持原信息不变，必须辅以的操作（）A、刷新B、再生C、写保护D、主存校验12、某机器的主存储器共32KB，由16片16K*1(内部采用128*128存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有的存储单元刷新一遍需要（A）存储周期。A、128B、256C、1024D、16384（提示，存储器刷新按行进行，其刷新一行所用时间为1个存储周期，且每个芯片都是同时刷新的，128*128存储阵列由128行128列构成，所以答案为A）113、双端口存储器能高速进行读/写，是因为采用了（）A、新型器件B、流水技术C、两套相互独立的读写电路D、高速芯片14、交叉存储器实质上是一种多模块存储器，它用（）方式执行多个独立的读写操作。A流水B资源重复C顺序D资源共享15、双端口存储器所以能进行高速读/写操作，是因为采用（）。A高速芯片B新型器件C流水技术D两套相互独立的读写电路16、如果一个存储单元被访问，则这个存储单元将会很快的再次被访问，这称为（）A、时间局部性B、空间局部性C、程序局部性D、数据局部性17、为了解决CPU与主存速度不匹配的问题，通常采用的方法是（）A、采用速成更快的主存B、在CPU和主存之间插入少量的高速缓冲存储器C、在CPU周期中插入等待周期D、扩大主存的容量18、下列关于cache的论述中，错误的是（）A、cache是介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储B、如果cache不命中，则需要访问主存，从主存取字，并将字所在的数据块调入cacheC、cache的命中率很高，一般达到90%以上D、cache的数据必须和主存的数据时刻保持一致19、在CPU执行一段程序的过程中，cache的存取次数为4600次，由主存完成的存取次数为400次。若cache的存取时间为5ns，主存的存取时间为25ns，则CPU的平均访问时间为()ns。A、5.4B、6.6C、8.8D、9.220、关于cache的3种映射方式，下列叙述错误的是（B）A、cache由全相连、直接和组相连3种基本的映射方式B、全相连映射方式，即主存单元与cache单元随意对应，线路复杂，成本高C、组相连映射方式是直接映射和全相连映射的折中方案，有利于提高命中率D、直接映射方式是组相连映射和全相连映射的折中方案，有利于提高命中率21、cache采用组相连映射，一块大小为128B，cache共有64块，4块分成一组，主存由4096块，主存地址需要（）位。A、19B、18C、17D、1622、容量为64块的cache采用组相连映射方式，字块大小为128字，每4块一组。如果主存为4K块，且按字编址，那么主存地址和主存标记的位数为（）A、16,6B、17,6C、18，8D、19,823、关于LRU算法，以下论述正确的是（）A、LRU算法替换哪些在cache中驻留时间最长且未被引用的块B、LRU算法替换哪些在cache中驻留时间最短且未被引用的块C、LRU算法替换哪些在cache中驻留时间最长且仍在引用的块D、LRU算法替换哪些在cache中驻留时间最短且仍在引用的块Cache的替换算法包括先进先出、随机、LRU算法24、访问相连存储器时，（）A、根据内容不需要地址B、不根据内容，需要地址C、既要内容也要地址D、不要内容也不要地址25、相连存储器与传统存储器的主要区别是前者按（）寻址的存储器。A、地址B、内容C、堆栈D、地址和内容26、常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。Acache-主存B主存-辅存Ccache-辅存D通用寄存器27、下列关于虚拟存储器的论述中，正确的是（）A、对应用程序员透明，对系统程序员不透明B、对应用程序员不透明，对系统程序员透明C、对应用程序员、系统程序员都不透明D、对应用程序员、系统程序员都透明28、29、30硬盘三、简答题1、简述ROM的分类？2、什么是刷新？DRAM为什么要刷新？刷新的几种方法？3、一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共几位，其中主存字块标记应为几位，组地址应为几位，Cache地址共几位。4、什么是高速缓冲存储器？它和主存的关系是？四、计算题1、设存储器容量为64M字，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T=100ns，数据总线宽度为64位，总线传送周期。求：顺序存储器和交叉存储器的带宽各是多少？2、CPU执行一段程序时，cache完成存取的次数为2400次，主存完成的次数为100次，已知cache存储周期为40ns，主存存储周期为200ns，求cache的命中率，cache/主存系统的效率和平均访问时间。