搜索
差分信号的介绍以及差分线在PCB设计中的应用一差分信号的介绍1什么是差分信号差分信号就是驱动器端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据，依靠两根信号电平差进行判决。为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。2差分信号的优点当不采用单端信号而采取差分信号方案时，我们用一对导线来替代单根导线，增加了任何相关接口电路的复杂性。那么差分信号提供了什么样的有形益处，才能证明复杂性和成本的增加是值得的呢？差分信号的第一个好处是，因为你在控制'基准'电压，所以能够很容易地识别小信号。在一个地做基准，单端信号方案的系统里，测量信号的精确值依赖系统内'地'的一致性。信号源和信号接收器距离越远，他们局部地的电压值之间有差异的可能性就越大。从差分信号恢复的信号值在很大程度上与'地'的精确值无关，而在某一范围内。差分信号的第二个主要好处是，它对外部电磁干扰（EMI）是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既然电压差异决定信号值，这样将忽视在两个导体上出现的任何同样干扰。除了对干扰不大灵敏外，差分信号比单端信号生成的EMI还要少。差分信号提供的第三个好处是，在一个单电源系统，能够从容精确地处理'双极'信号。为了处理单端，单电源系统的双极信号，我们必须在地和电源干线之间某任意电压处（通常是中点）建立一个虚地。用高于虚地的电压来表示正极信号，低于虚地的电压来表示负极信号。接下来，必须把虚地正确地分布到整个系统里。而对于差分信号，不需要这样一个虚地，这就使我们处理和传播双极信号有一个高真度，而无须依赖虚地的稳定性。二电路板设计过程中采用差分信号线布线的优势和布线策略布线非常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，差分信号线的主要缺点是增加了PCB的面积，本文介绍电路板设计过程中采用差分信号线布线的布线策略。众所周知，信号存在沿信号线或者PCB线下面传输的特性，即便我们可能并不熟悉单端模式布线策略，单端这个术语将信号的这种传输特性与差模和共模种信号传输方式区别开来，后面这两种信号传输方式通常更为复杂。差分和共模方式差模信号通过一对信号线来传输。一个信号线上传输我们通常所理解的信号；另一个信号线上则传输一个等值而方向相反(至少在理论上是这样)的信号。差分和单端模式最初出现时差异不大，因为所有的信号都存在回路。单端模式的信号通常经由一个零电压的电路(或者称为地)来返回。差分信号中的每一个信号都要通过地电路来返回。由于每一个信号对实际上是等值而反向的，所以返回电路就简单地互相抵消了，因此在零电压或者是地电路上就不会出现差分信号返回的成分。共模方式是指信号出现在一个(差分)信号线对的两个信号线上，或者是同时出现在单端信号线和地上。对这个概念的理解并不直观，因为很难想象如何产生这样的信号。这主要是因为通常我们并不生成共模信号的缘故。共模信号绝大多数都是根据假想情况在电路中产生或者由邻近的或外界的信号源耦合进来的噪声信号。共模信号几乎总是“有害的”，许多设计规则就是专为预防共模信号出现而设计的。差分信号线的布线通常(当然也有一些例外)差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线1这样的信号线时更是如此。这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。这就意味着，在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致。差分PCB线通常总是成对布线，而且它们之间的距离沿线对的方向在任意位置都保持为一个常数不变。通常情况下，差分线对的布局布线总是尽可能地靠近。差分信号的优势单端信号通常总是参照某种“参考”电平。这种“参考”电平可能是一个正值电压也可能是地电压、一个器件的阈值电压、或者是其它什么地方的另外一个信号。而另一方面差分信号则总是参照该差分线对中的另一方。也就是说，如果一个信号线(+信号)上的电压高于另一个信号线(-信号)上的电压，那么我们就可以得到一种逻辑状态；而如果前者低于后者那么我们就可以得到另外的一种逻辑状态，参见图1。差分信号具有如下几个优点：1.时序得到精确的定义，这是由于控制信号线对的交叉点要比控制信号相对于一个参考电平的绝对电压值来得简单。这也是需要精确实现差分线对等长布线的一个理由。如果信号不能同时到达差分线对的另一端的话，那么源端所能够提供的任何时序的控制都会大打折扣。此外，如果差分线对远端的信号并非严格意义上的等值而反向，那么就会出现共模噪声，而这将导致信号时序和EMI方面的问题。2.由于差分信号并不参照它们自身以外的任何信号，并且可以更加严格地控制信号交叉点的时序，所以差分电路同常规的单端信号电路相比通常可以工作在更高的速度。由于差分电路的工作取决于两个信号线(它们的信号等值而反向)上信号之间的差值，同周围的噪声相比，得到的信号就是任何一个单端信号的两倍大小。所以，在其它所有情况都一样的条件下，差分信号总是具有更高的信噪比因而提供更高的性能。差分电路对于差分对上的信号电平之间的差异非常灵敏。但是相对于一些其它的参考(尤其是地)来说，它们对于差分线上的绝对电压值却不敏感。相对来说，差分电路对于类似地弹反射和其它可能存在于电源和地平面上的噪声信号等这样的问题是不敏感的，而对共模信号来说，它们则会完全一致地出现在每一条信号线上。差分信号对EMI和信号之间的串扰耦合也具有一定的免疫能力。如果一对差分信号线对的布线非常紧凑，那么任何外部耦合的噪声都会相同程度地耦合到线对中的每一条信号线上。所以耦合的噪声就成为“共模”噪声，而差分信号电路对这种信号具有非常完美的免疫能力。如果线对是绞合在一起的(比如双绞线)，那么信号线对耦合噪声的免疫能力会更强。由于不可能在PCB上很方便地实现差分信号的绞合，那么尽可能地将它们的布线靠近在一起就成为实际应用中一种非常好的办法。布线非常靠近的差分信号对相互之间也会互相紧密耦合。这种互相之间的耦合会减小EMI发射，特别是同单端PCB信号线相比。可以这样想象，差分信号中每一条信号线对外的辐射是大小相等而方向相反，因此会相互抵消，就像信号在双绞线中的情况一样。差分信号在布线时靠得越近，相互之间的耦合也就越强，因而对外的EMI辐射也就越小。差分电路的主要缺点就是增加了PCB线。所以，如果应用过程中不能发挥差分信号的优点的话，那么不值得增加PCB面积。但是如果设计出的电路性能方面有重大改进的话，那么增加的布线面积所付出的代价就是值得的。小结差分信号线之间互相会耦合。这种耦合会影响信号线的外在阻抗，因此必须采用终端匹配策略。差分阻抗的计算很困难，国家半导体在这个领域提供了一些参考。PolarInstruments也提供一个独立的可以计算许多种不同的差分信号结构3的差分阻抗计算器(需要一些费用)。高端的设计工具包也可以计算差分阻抗。但是要注意差分线之间的相互耦合将直接影响差分阻抗的计算。差分线之间的耦合必须保证沿整个差分线都保持为一个常数或者确保阻抗的连续性。这也是差分线之间必须保持“恒定间距”设计规则的原因。三差分线在设计中的应用在高速数字电路设计过程中，工程师采取了各种措施来解决信号完整性问题，利用差分线传输高速数字信号的方法就是其中之一。在PCB中的差分线是耦合带状线或耦合微带线，信号在上面传输时是奇模传输方式，因此差分信号具有抗干扰性强，易匹配等优点。随着人们对数字电路的信息传输速率要求的提高，信号的差分传输方式必将得到越来越广泛的应用。1用差分线传输数字信号如何在高速系统设计中考虑信号完整性的因素，并采取有效的控制措施，已成为当今国内外系统设计工程师和PCB设计业界的一个热门课题。利用差分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。在印刷电路板上的差分线，等效于工作在准TEM模的差分的微波集成传输线对，其中，位于PCB顶层或底层的差分线等效于耦合微带线；位于多层PCB的内层的差分线，正负两路信号在同一层的，等效于侧边耦合带状线，正负两路在相邻层的，等效于宽边耦合带状线。数字信号在差分线上传输时是奇模传输方式，即正负两路信号的相位相差180°，而噪声以共模的方式在一对差分线上耦合出现，在接受器中正负两路的电压(或电流)相减，从而可以获得信号，消除共模噪声。而差分线对的低压幅或电流驱动输出实现了高速集成功耗的要求。2差分线的阻抗匹配差分线是分布参数系统，因此在设计PCB时必须进行阻抗匹配，否则信号将会在阻抗不连续的地方发生反射，信号反射在数字波形上主要表现为上冲、下冲和振铃现象。式(1)是一个信号的上升沿(幅度为EG)从驱动端经过差分传输线到接收端的频率响应：其中信号源的电动势为EG，内阻抗为：ZG，负载阻抗为ZL；Hl(ω)为传输线的系统函数；ΓL和ΓG分别是信号接收端和信号驱动端的反射系数，由以下两式表示：由式(1)可以看出，传输线上的电压是由从信号源向负载传输的入射波和从负载向信号源传输的反射波的叠加。只要我们通过阻抗匹配使ΓL和ΓG等于0，就可以消除信号反射现象。在实际工程应用中，一般只要求ΓL=0，这是因为只要接收端不发生信号反射，就不会有信号反射回源端并发生源端反射。由式(3)可知，如果ΓL=0，则必须ZL=Z0，即传输线的特性阻抗等于终端负载的电阻值。传输线的特性阻抗可以由有关软件计算出来，它和差分线的线宽、线距及相邻介质的介电常数有关，一般把差分线的特性阻抗控制在100Ω左右。值得注意的是，一个差分信号在多层PCB的不同层传输时(特别是内外层都走线时)，要及时调整线宽线距来补偿因为介质的介电常数变化带来的特性阻抗变化。终端负载电阻的控制要根据不同的逻辑电平接口，来选择适当的电阻网络和负载并联，以达到阻抗匹配的目的。3差分线的端接差分线的端接要满足2方面的要求：逻辑电平的工艺要求和传输线阻抗匹配的要求。因此，不同的逻辑电平工艺要采用不同的端接。本文主要介绍2种常见的适于高速数传的电平的端接方法：①LVDS电平信号的端接。LVDS是一种低摆幅的差分信号技术，它上面的信号可以以几百Mbps的速率传输。LVDS信号的驱动器由1个驱动差分线的电流源组成，通常电流为3.5mA。它的端接电阻一般只要跨接在正负两路信号的中间就可以了，如图1所示。LVDS信号的接受器一般具有很高的输入阻抗，因此驱动器输出的电流大部分都流过了100Ω的匹配电阻，并产生了350mV的电压。有时为了增加抗噪声性能，差分线的正负两路信号之间用2个5OΩ的电阻串联，并在电阻中间加1个滤波电容到地，这样可以减少高频噪声。随着微电子技术的发展，很多器件生产商已经可以把LVDS电平信号的终端电阻做到器件内部，以减少PCB设计者的工作。②LVPECL电平信号的端接。LVPECL电平信号也是适合高速传输的差分信号电平之一，最快可以让信号以1GBaud波特的速率传输。它的每一单路信号都有一个比信号驱动电压小2V的直流电位，因此应用终端匹配时不能在正负两条差分线之间跨接电阻(如果在差分线之间跨接电阻，电阻中间相当于虚地，直流电位将变成零)，而只能将每一路进行单端匹配。对LEPECL信号进行单端匹配，要符合2个条件，即信号的直流电位要为1.3v(设驱动电压为3.3V，减2后，为1.3V)和信号的负载要等于信号线的特性阻抗(50Ω)。因此可以应用以下理想的端接方式：在实际的工程设计中，增加一个电源就意味着增加了新的干扰源，也会增加布线空间(电源的滤波网络要使用大量的布线空间)，改变电源分割层的布局。因此在设计系统时，可以利用交直流等效的方法，对图2中的端接方式进行了等效改变。在图3中，对交流信号而言，相当于120Ω电阻和82Ω电阻并联，经计算为48.7Ω；对于直流信号，两个电阻分压，信号的直流